Program to implement convolution through VHDL

vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier

分布式算法在20多年前被首次提出，但直到Xilinx发明FPGA的查找表结构以后，分布式算法才在20世纪90年代初重新受到重视，并被有效地应用在FIR滤波器的设计中。 分布式算法是基于查找表的一种计算方法，在利用FPGA实现数字信号处理方面发挥着重要的作用，可以大大提高信号的处理效率。它主要应用于数字滤波、频率转换等数字信号处理的乘累加运算。 -see up

用Verilog实现汉明码编码，经测试可正确使用，代码简洁(Verilog with Hamming code encoding, the test can be used correctly, the code is simple)

直接序列扩频通信（主要包括BPSK调制和BPSK解调以及PN码的产生）(Direct sequence spread spectrum communication (including BPSK BPSK modulation and demodulation, and the PN code generation))

通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)

VHDL实现的8位乘法器，所有仿真全部通过-VHDL to achieve 8-bit multiplier

利用FPGA串口通信向上位机发送数据，使用RS232通信协议，向上位机发送8位数据，其中8八个数据位包括4个信息位，经过7-4汉明编码变为7个信息位，而最低位补0，发送的8位数据为2个16进制数，其2个16进制数通过数码管显示。

STT-MRAM磁性存储器全部verilog代码和仿真验证代码，包括行为模块，读写模块和控制模块，已经经过验证完全正确(STT-MRAM magnetic memory all the code and simulation code, including behavior module, reader module and the control module, has been proven entirely correct)

用于实现FPGA硬件开发使用的加法器，需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)

边界扫描技术相关资料，含各个模块的介绍。很有参考价值。(JTAG TAG CONTROLLER)