网站首页

CPU的VHDL设计代码

于 2022-05-20 发布文件大小:26.04 kB

 0  133

下载积分: 2 下载次数: 1

我要下载

代码说明：

应用背景VHDL ；CPU设计...................................................................................................................................................................................................................................................................................................................................................................关键技术VHDL ；CPU设计...................................................................................................................................

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ASKMod
ASK调制信号的verilog VHL设计，在ise中实现了ASK信号的调制解调。(ASK modulation signal verilog VHL design, in ise to achieve the ASK signal modulation and demodulation.)

2017-04-17 10:46:19下载

积分：1
SSI-ABZ
说明： SSI转ABZ信号FPGA程序，测试完全可用(Function of SSI convert to ABZ signal,is available)

2019-05-19 15:37:48下载

积分：1
一个可综合的同步FIFO的verilog源代码
一个可综合的同步FIFO的verilog源代码-An integrated synchronous FIFO in Verilog source code

2022-03-26 05:23:42下载

积分：1
c51
51数字钟带各种扩展年，月，日等并且可预置。用汇编语言写的(51 digital clock with extended assembly language)

2012-11-09 08:41:02下载

积分：1
Verilog keyboard input program for led lights display
verilog 键盘输入程序，用于led灯的显示-Verilog keyboard input program for led lights display

2023-01-08 14:55:03下载

积分：1
z_max_spwm
Z源逆变器简单升压模拟仿真。调制方式为SPWM，通过设置三角波幅值和比较电压，即可调节输出电压。(Z-source inverter simple step-up simulation. Modulation mode SPWM, by setting the the triangle amplitude and the comparison voltage to regulate the output voltage.)

2020-11-02 19:09:53下载

积分：1
Quartusrs232
串口通讯，与硬件联通调试过，收发程序是分开的。(Serial Communication)

2009-05-04 14:53:06下载

积分：1
组合下载器SCH-3-RENEW
说明：有自己制作的下载器原理图，包含了stlinkv2,XDS100V3,USBBLASTER.原理图和封装，一款多功能下载器。(Have their own production downloader schematic diagram, contains stlinkv2, XDS100V3, USBBLASTER. Schematic diagram and encapsulation, a multi-function downloader.)

2019-02-28 17:27:16下载

积分：1
ManchesterCode
改程序将实现对两个信号的曼切斯特编码，以用仿真软件验证过了(Reform program will achieve two Manchester encoded signal to a validated using simulation software)

2014-12-14 15:44:57下载

积分：1
verilog file , FPGA controll vga display
verilog file , FPGA controll vga display- verilog file , FPGA controll vga display

2022-03-31 15:41:34下载

积分：1

696516资源总数
106914会员总数
0今日下载

CPU的VHDL设计代码

0 个回复

热门标签

热门下载