网站首页

一个可综合的同步FIFO的verilog源代码

于 2022-03-26 发布文件大小:2.69 kB

 0  177

下载积分: 2 下载次数: 1

我要下载

代码说明：

一个可综合的同步FIFO的verilog源代码-An integrated synchronous FIFO in Verilog source code

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sha1_v01
基于FIPS 180-4标准的SHA-1算法的verilog HDL实现，分模块分别实现(FIPS 180-4 standard SHA-1 algorithm-based verilog HDL sub-modules, respectively, to achieve)

2012-09-20 14:57:19下载

积分：1
行人交通灯系统设计与7段显示

2022-08-09 10:50:36下载

积分：1
ad9788_spi_ctrl
spi driver: Analog Device DAC ad9788 SPI Controller

2015-05-19 14:03:25下载

积分：1
4-2switch
四位拨妞开关作为输入，当输入值变化时将其转化成两位输出(The four DIP Niu switch as an input, when the input value changes, be converted into two output)

2012-10-12 21:12:35下载

积分：1
interrupt
对于中断技术有非常详细的讲解，带图片完整版(Technology for the interruption of a very detailed explanation, with pictures full version)

2009-11-11 17:56:33下载

积分：1
8b10b
8b10b编解码，用于光通信和千兆以太网，verilog编写，已验证(8b10b codec for optical communications and Gigabit Ethernet, verilog prepared Verified)

2021-01-27 09:48:41下载

积分：1
设计含异步清零和同步时钟使能的加法计数器
设计含异步清零和同步时钟使能的加法计数器-Clear design with asynchronous and synchronous clock so that the adder counter

2023-03-27 21:05:03下载

积分：1
CycloneII_NiosII_2C35_Rev02_DB_SCH
说明： nios开发板电路图CycloneII_NiosII_2C35_Rev02_DB_SCH.zip(nios development board circuit CycloneII_NiosII_2C35_Rev02_DB_SCH.zip)

2010-03-28 20:50:27下载

积分：1
LnE
verilog写的LnE算法，可用于计算指数和对数(Verilog written in LnE algorithm, can be used to calculate the index and the logarithm)

2020-06-30 04:40:02下载

积分：1
A_PUF_Design
基于fpga的物理不可克隆函数（PUF）模块的实现(A PUF Design for Secure FPGA-Based Embedded Systems)

2014-06-28 15:37:44下载

积分：1

696516资源总数
106914会员总数
0今日下载

一个可综合的同步FIFO的verilog源代码

0 个回复

热门标签

热门下载