网站首页

登录

SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备...

于 2022-05-15 发布文件大小:836.22 kB

 0  170

下载积分: 2 下载次数: 1

我要下载

代码说明：

SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器，寄存器中存放的是奇数帧的同步头，也就是110。 EVEN_9BHREG是一个8位的备份寄存器，寄存器中存放的是偶数帧的同步头，也就是10011011。这两个寄存器的初始值在系统一开始就打入。 -SHIFT_8REG is eight with a displacement of the functional Register, Each will enter the data from the register into the lowest point, and the left shift accordingly. ODD_110BREG is a three backup Register, the Register is stored in the odd frame synchronization head, is 110. EVEN_9BHREG 8 is a backup Register, which register is kept even the first frame synchronization, is 10011011. This register the two initial value of the system into a start.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

alu
this is the vhdl code for the arithmetic logic unit.enjoy!

2013-08-22 18:51:35下载

积分：1
plldesign
pll(phase locked loop) is used to fix the circuit to particular frequency

2014-03-18 17:14:26下载

积分：1
multiply_8_VHDL
由8 位加法器构成的以时序方式设计的8 位乘法器，采用逐项移位相加的方法来实现相乘的VHDL程序代码。包含几个小模块和一个顶层设计文件，运行可用。(an 8 bit multiplier combined with 8 bit adder using a design by way of timing,and it use a way of Itemized shift to implement the multiply.It include some little module and a top level design document.)

2014-04-11 16:58:04下载

积分：1
出租车模块设计加nios2设计cup程序代码出租车模块设计加nios2设计cup程序代码...
出租车模块设计加nios2设计cup程序代码出租车模块设计加nios2设计cup程序代码-Taxi modular design design cup plus nios2 code taxi modular design design cup plus nios2 code

2022-03-06 17:30:37下载

积分：1
全部通过，是我的精心设计，完全满足初学者的要求。
全部通过，是我的精心设计，完全满足初学者的要求。-all passed, I was carefully designed, fully meet the requirements of beginners.

2022-03-02 01:44:58下载

积分：1
俄罗斯方块（Xilinx版）
说明：用verilog语言开发俄罗斯方块小游戏(Developing Tetris game with Verilog language)

2020-11-27 08:47:38下载

积分：1
FPGAPVC_3
基于SDRAM的PCI采集,上位机为VC编写，桥芯片为PLX9054，项目已经做完，上传5个例程，已经验证通过(SDRAM, PCI-based acquisition, PC for VC preparation, bridge chip for PLX9054, the project has been done, upload 5 routines, has been verified by)

2015-01-07 22:53:10下载

积分：1
DDR (double rate) SDRAM controller reference design Verilog code, can be directl...
DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good

2022-11-05 09:15:03下载

积分：1
脉冲宽度调制，编码，包括QuartusII和ModelSim工程…
脉冲宽度调制，VHDL代码编写，包括QUARTUSII和MODELSIM工程以及testbench-Pulse width modulation, VHDL coding, including QUARTUSII and ModelSim engineering and Testbench

2023-05-09 12:15:03下载

积分：1
初学ＶＨＤＬ有用的，了解后对复杂设计有很大帮助．
初学ＶＨＤＬ有用的，了解后对复杂设计有很大帮助．-VHDL beginner useful understanding of the complexity of the design has been inspired by them.

2022-08-10 16:58:07下载

积分：1

696516资源总数
106914会员总数
0今日下载