网站首页

登录

SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备...

于 2022-05-15 发布文件大小:836.22 kB

 0  183

下载积分: 2 下载次数: 1

我要下载

代码说明：

SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器，寄存器中存放的是奇数帧的同步头，也就是110。 EVEN_9BHREG是一个8位的备份寄存器，寄存器中存放的是偶数帧的同步头，也就是10011011。这两个寄存器的初始值在系统一开始就打入。 -SHIFT_8REG is eight with a displacement of the functional Register, Each will enter the data from the register into the lowest point, and the left shift accordingly. ODD_110BREG is a three backup Register, the Register is stored in the odd frame synchronization head, is 110. EVEN_9BHREG 8 is a backup Register, which register is kept even the first frame synchronization, is 10011011. This register the two initial value of the system into a start.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

cyclone3_handbook-datasheet
cyclone3_handbook-datasheet

2018-10-26 21:28:06下载

积分：1
gmsk
说明：利用fpga实现gmsk的调制并仿真，全部代码(Fpga implements gmsk)

2020-12-24 00:09:06下载

积分：1
TechAss-2006
un controller pi par le langage VHDL xilinx ise design 13.2

2013-12-16 22:53:24下载

积分：1
32FIRVHDL
基于FPGA的32阶FIR数字滤波器设计源程序。设计使用了并行乘法器，运行速度更快，占用内存更小，延迟更小。 (32 order FIR digital filter based on FPGA design source program. Design USES parallel multiplier, faster and less memory, less delay.)

2014-05-12 21:11:19下载

积分：1
关于寄存器重命名register reallocation,VHDL
关于寄存器重命名register reallocation,VHDL-Register on rename register reallocation, VHDL

2022-02-09 20:31:31下载

积分：1
vhdl,序列信号发生器，发出11101010，可更改为任意序列
vhdl,序列信号发生器，发出11101010，可更改为任意序列-vhdl, sequence signal generator, issued 11.10101 million, you can change an arbitrary sequence of

2023-08-12 03:05:03下载

积分：1
moore-FSM
该程序描述并且模拟和实现了了一个摩尔有限状态机的功能和作用(The program describes the simulation and the function and role of a mole finite state machine)

2013-05-10 10:27:09下载

积分：1
Taxi-automatic-billing
出租车自动计费系统的verilog程序代码(Taxi automated billing system verilog code)

2009-10-08 10:07:15下载

积分：1
i2c_reader
一个采用IIC协议，从ROM里面读数据的接口程序，采用verilog语言，状态机实现。(One with IIC protocol, which read data from ROM interface program, using verilog language, the state machine implementation.)

2013-07-31 09:25:56下载

积分：1
wp_max_flash
FPGA中FLASH配置控制源码,VHDL和Verilog(FPGA source code in the FLASH configuration control, VHDL and Verilog)

2007-12-11 15:57:15下载

积分：1

696516资源总数
106914会员总数
0今日下载