-
Verilog语言手册
Verilog Language Manual
- 2022-04-19 20:28:43下载
- 积分:1
-
arbiter_ip
Arbiter code for simulation purpose
- 2013-07-13 17:45:11下载
- 积分:1
-
ad7667.hdl
自己编写的AD7667的数据采集程序,因为之前没用过,首次写!
- 2022-02-28 09:44:00下载
- 积分:1
-
10_1_hdmi_test
说明: fpga的hdmi驱动,只包括视频信号没使用音频线,总体跟DVI控制一样,可参考DVI说明手册进行观看(driver of HDMI using fpga)
- 2020-03-01 15:49:44下载
- 积分:1
-
通过VHDL语言进行数字信号处理的FIR操作,可以很好的实现滤波功能,有很好的作用,...
通过VHDL语言进行数字信号处理的FIR操作,可以很好的实现滤波功能,有很好的作用,-Through VHDL languages digital signal processing FIR operation, can good realization filtering, have good role
- 2022-06-02 18:18:30下载
- 积分:1
-
state-machine
一个简单的用verilog实现的售货机状态机设计,内有word介绍设计的原理(A simple realization of a vending machine with verilog state machine design, there are design principles introduced word)
- 2021-01-20 23:48:42下载
- 积分:1
-
VHDL采用I2C控制器,是一个组件,你可以使用添加之间。
用VHDL制作的I2C控制器,是一个component,之间添加就可以使用。-VHDL produced using I2C controller, is a component, you can use to add between.
- 2022-06-18 14:45:04下载
- 积分:1
-
eda技术与vhdl课件,很经典的学习课件
eda技术与vhdl课件,很经典的学习课件-VHDL EDA technology and courseware, it is a classic learning courseware
- 2022-05-18 23:44:31下载
- 积分:1
-
jk-filpflop
这个是vhdl中很常见的jk filpflop的文件只用于很小数位的变化 其中的jk文件是up down运算都符合的(This is a very common vhdl jk filpflop file is only used for very small changes in a digital file which jk is up down operations are met)
- 2013-11-19 11:43:07下载
- 积分:1
-
shuzizhongchengxu
多功能数字钟,1、采用24小时制:时、分、秒计时、显示。 2、具有手动校准功能:分为时校准、分校准。 3、秒复位 4、闹钟功能
5、整点报时:仿中央人民广播电台整点报时信号
- 2021-04-11 19:38:57下载
- 积分:1