一个在CPLD，EPM70128上实现的PWM控制源程序。

基本的VHDL程序本rar文件。 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

我用verilog hdl写的tft lcd屏的控制程序，用来点亮屏上的任意点-I write the program in verilog hdl,it is used to control the tft lcd

详细设计了异步fifo格雷码中地址码的生效和Man标志的出现

彩条产生程序。。。。720p需添加74.25M时钟(colorbar generation. need 74.25mhz clock if 720p gen)

用VHDL语言编写的串口通讯模块，可以实现发送和接受功能。-A UART module writen in VHDL.

本文档对quartus与modelsim运用操作描述十分详细，对初学者，会有很大帮助！(Quartus and modelsim this document on the use of operations described in great detail, for beginners, there will be a great help!)

synopse sv培训lab，是学习systemverilog非常好的资料，放心下载。(synopsis sv training lab)

I2C EEPROM 存取源碼, 通用ATMEL(I2C EEPROM read/write)

完成黑白全屏半屏棋盘格、红绿全屏半屏竖条栅、蓝绿全屏半屏横条栅六种图形格式之间的循环转换，用FPGA实现VGA显示。 设计方案的顶层文件需有几个模块构成：锁相环模块，分频定时模块，时序控制模块和显示模块。每个模块首先用VHDL语言 完成实现并仿真，再生成模块放在顶层的block文件中。锁相环模块作用是把硬件实验板的50MHz转换为适用于VGA800*600 的40MHz时钟；定时模块定时5秒，每5秒转换一种图形显示方式；时序控制模块用于扫描及消隐，使能够正常显示；显示模块 用于显示。各模块正确连线、定义引脚和仿真后，可以下载到FPGA中，连接显示器来显示，六种图形方案每5秒转换，循环。

VHDL Programmes -2 for dumping on FPGA