网站首页

对视频编解码芯片ADV7181进行合理的配置，使其输出符合ITUR656标准的视频流...

于 2022-04-30 发布文件大小:1.45 kB

 0  187

下载积分: 2 下载次数: 1

我要下载

代码说明：

对视频编解码芯片ADV7181进行合理的配置，使其输出符合ITUR656标准的视频流-Of the ADV7181 video decoder chip for a reasonable configuration, so that the output in line with the standard video streaming ITUR656

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

AVR_Core.tar
CPLD例程(语言)《Verilog HDL数字控制系统设计实例》AVR_Core.tar.gz-.rar(CPLDprogram dialogue /Verilog language design examples)

2011-11-12 20:43:49下载

积分：1
KEY SCAN VHDL
自己写的键盘的扫描4乘4的键盘VHDL 很好用的-KEY SCAN VHDL

2022-07-16 19:10:38下载

积分：1
Key_gen the Qutuas II v7.1 for sp1 invalid This is the v7.1 sp1 months key_gen
Qutuas II v7.1的key_gen 对sp1无效这就是个v7.1 sp1的key_gen -Key_gen the Qutuas II v7.1 for sp1 invalid This is the v7.1 sp1 months key_gen

2023-07-28 18:25:02下载

积分：1
VGA控制器的VHDL，得出3条线
vga controller vhdl, it draws 3 lines -vga controller vhdl, it draws 3 lines

2022-01-25 16:45:25下载

积分：1
cf_ad9649_ebz_edk_14_4_2013_03_19.tar
说明： ad9649的fpga驱动程序,FMC接口，基于Xilinx KC705(AD9649 Evaluation Board, FMC Interposer & Xilinx KC705 Reference Design)

2020-06-28 14:00:02下载

积分：1
二
两路十字路口的交通灯控制的VHDL源码，毕业设计，-Two-way traffic lights at the crossroads of the VHDL source code control, graduation design,

2022-04-18 12:48:42下载

积分：1
hand_shake
握手程序，可以完美实现跨时钟域的数据传输(handshake and testbench，verilog HDL)

2011-11-22 21:05:38下载

积分：1
用VHDL编写的EPP通信协议，可以同时收发字节
用VHDL编写的EPP通信协议，可以同时收发字节-EPP written in VHDL, communication protocol, you can also send and receive bytes

2022-05-22 02:38:48下载

积分：1
sram_sp_hse_8kx8
SRAM 8K*8 芯片存储器芯片存储器芯片存储器(SRAM 8K*8 Chip memory Chip memory)

2018-08-26 18:50:04下载

积分：1
用vlog语言编制程序CPU控制器源代码…
用vlog语言编写的cpu控制器源代码，用于fpga的硬件编程实验-vlog language used in the preparation of cpu controller source code for programming fpga hardware experiments

2022-02-15 12:37:59下载

积分：1

696516资源总数
106914会员总数
0今日下载

对视频编解码芯片ADV7181进行合理的配置，使其输出符合ITUR656标准的视频流...

0 个回复

热门标签

热门下载