登录
首页 » VHDL » 正弦信号发生器(可扫频)通过验证 正弦信号发生器

正弦信号发生器(可扫频)通过验证 正弦信号发生器

于 2022-04-10 发布 文件大小:58.31 kB
0 189
下载积分: 2 下载次数: 1

代码说明:

正弦信号发生器(可扫频)通过验证 正弦信号发生器-Sinusoidal signal generator (which can be swept) through the validation of sinusoidal signal generator

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于vhdl开发的频率发生器
    基于vhdl开发的频率发生器-Based on the development of frequency generator vhdl
    2022-08-19 15:44:18下载
    积分:1
  • 1553B_enc_dec
    155B航空总线中曼彻斯特编码和译码模块,亲测可以使用,而且很好用,但是对锁相环的描述不是很仔细(155B Air bus Manchester encoding and decoding modules, pro-test can be used, and it just works)
    2020-12-04 14:49:27下载
    积分:1
  • 256M_sdram_OK
    改自特权同学verilog语言写sdram测试程序;支持256M内存(verilog sdram )
    2013-12-23 16:15:43下载
    积分:1
  • spdif_interface_latest.tar
    音频spdif格式编解码,可以将音频格式在i2s dsd以及spdif之间转换(Spdif audio codec)
    2016-05-15 11:02:34下载
    积分:1
  • test-bench
    如何编写测试文件,,test bench的编写方法和是列,,总结的非常好的东西(how to code test bench in verilog)
    2012-03-31 08:38:24下载
    积分:1
  • add_verilog
    2位全加器,实现全加器的功能,有近位的加法,输出也有近位,还有testbench,进行验证,验证通过(Two full adders, to achieve full adder function, nearly bit adder, there are nearly bit output)
    2014-05-14 18:56:33下载
    积分:1
  • VHDL语言实现fft滤波算法
    用VHDL语言在FPGA上实现了fft算法和fir滤波
    2022-07-22 14:18:44下载
    积分:1
  • coasess.tar
    register file in vhdl and alu
    2009-12-24 15:03:08下载
    积分:1
  • VHDL 快速参考手册,简要概括了VHDL,非常适合做开发参考
    VHDL 快速参考手册,简要概括了VHDL,非常适合做开发参考-VHDL Quick Reference Guide, a brief summary of VHDL, is well suited to do the development of reference
    2022-06-13 15:47:21下载
    积分:1
  • FFT的VHDL代码
    FFT VHDL code
    2022-08-24 16:05:15下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载