登录
首页 » VHDL » 基于FPGA平台,实现了直接数字频率合成。

基于FPGA平台,实现了直接数字频率合成。

于 2022-03-01 发布 文件大小:808.70 kB
0 232
下载积分: 2 下载次数: 1

代码说明:

基于FPGA平台,实现了直接数字频率合成。-FPGA-based platform, to achieve a direct digital frequency synthesis.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • UART_Test
    OMAP5912 UART的测试程序 包括头文件 源文件等。(OMAP5912 UART program test)
    2011-08-14 16:04:03下载
    积分:1
  • 一个异步FIFO的verilog实现论文
    一个异步FIFO的verilog实现论文-err
    2022-01-28 06:08:18下载
    积分:1
  • marquee
    Multisim11下8051跑马灯仿真。(The 8051 Marquee under Multisim11 simulation.)
    2012-11-07 23:12:12下载
    积分:1
  • 用于FPGA的变长编码算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。...
    用于FPGA的变长编码算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。-Variable-length encoding for FPGA HDL coding algorithms, including VHDL and Verilog code. Can be used in JPEG and MPEG compression algorithms.
    2022-02-13 17:47:49下载
    积分:1
  • quartus-mult
    mult,在quartusII中,以模块输入形式,仿真乘法器mult,得到时序图和功能图(a simulation example of mult)
    2012-10-17 14:22:11下载
    积分:1
  • Divider can be very good VHDL divider realize the function of great help for beg...
    除法器,可以很好的实现VHDL除法器的功能对于初学者有很大帮助. -Divider can be very good VHDL divider realize the function of great help for beginners.
    2022-04-21 12:12:32下载
    积分:1
  • uart
    UART功能,可以增加在NIOS2內,主要來做外部Flash的擦除及寫入,需搭配上位機傳輸字串來控制(UART function, can increase the NIOS2, the main external Flash to do the erase and write, to be a string with the host computer to control the transmission)
    2011-08-25 09:32:35下载
    积分:1
  • CMOS 全加法器能量高效算术应用程序
    在电子产品中,加法器是一种数字电路,执行加法的数字。在许多计算机和其他种类的处理器,加法器使用不仅在算术逻辑单元(s),而且其他地方的处理器,
    2022-11-13 21:20:04下载
    积分:1
  • Flash
    说明:  FPGA Verilog控制FLASH片外读写(Verilog Controls FLASH Out-of-Chip Read-Write)
    2020-06-22 21:40:01下载
    积分:1
  • bin_to_bcd
    VHDL之二進制轉BCD碼之程式碼,算完整的(Of binary to BCD code VHDL code, operator complete)
    2013-03-13 16:05:11下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载