登录
首页 » VHDL » 基于FPGA平台,实现了直接数字频率合成。

基于FPGA平台,实现了直接数字频率合成。

于 2022-03-01 发布 文件大小:808.70 kB
0 258
下载积分: 2 下载次数: 1

代码说明:

基于FPGA平台,实现了直接数字频率合成。-FPGA-based platform, to achieve a direct digital frequency synthesis.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • interrupt
    对于中断技术有非常详细的讲解,带图片完整版(Technology for the interruption of a very detailed explanation, with pictures full version)
    2009-11-11 17:56:33下载
    积分:1
  • LDPC_Encoder
    说明:  verilog 编写的ldpc编码,含有两个文件(LDPC written by Verilog)
    2021-03-08 19:19:28下载
    积分:1
  • 01_rtc_ds1302
    说明:  实现基于黑金开发板的实时时钟功能,显示时分秒(Realize the real-time clock function based on black gold development board, display time, minute and second)
    2021-01-11 14:40:12下载
    积分:1
  • juanji
    FPGA的卷积编码小程序,VHDL描述,参数为2,1,7.(2,1,7 cov with VHDL.)
    2010-09-24 20:28:22下载
    积分:1
  • 华为经典FPGA设计全套入门技巧
    说明:  华为经典设计全套入门技巧,面试经验,设计技巧(Huawei Classic Design Complete Introduction Skills, Interview Experience, Design Skills)
    2020-07-01 23:00:02下载
    积分:1
  • msttr是用vhdl语言开发的一个交通灯程序
    msttr是用vhdl语言开发的一个交通灯程序-msttr VHDL language is a development of the traffic lights procedures
    2022-02-25 21:15:30下载
    积分:1
  • EP3C16_Nios_MMA7455
    实现基于NIOS的 EP3C16与加速度传感器NMA7455的IIC基本通信(Realization of based on NIOS EP3C16 and acceleration sensor NMA7455 IIC of basic communication )
    2013-01-29 13:22:50下载
    积分:1
  • these files are written in verilog but i am uploading in text format
    these files are written in verilog but i am uploading in text format
    2022-02-06 16:09:07下载
    积分:1
  • systolic
    实现QR_RLS算法,基于fpga 的非线性功放的dpd实现(realize QR_RLS)
    2012-02-24 10:07:34下载
    积分:1
  • 01_test
    FPGA测试程序,仅供测试硬件是否能够运行,主要功能是点亮运行指示灯(The main function of the test program of FPGA is to light the running indicator.)
    2019-06-20 03:21:28下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载