登录
首页 » VHDL » And the string conversion of the code is relying on the synchronization state ma...

And the string conversion of the code is relying on the synchronization state ma...

于 2022-03-29 发布 文件大小:1,009.00 B
0 135
下载积分: 2 下载次数: 1

代码说明:

这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一个并串转换的过程了。好了,废话不说,看代码就是。 -And the string conversion of the code is relying on the synchronization state machine to achieve its control. In fact, string conversion circuit in the actual use of, or more, particularly in the area of communication lines and the decomposition of reuse, the principle is a string and the conversion and the conversion process and string. Here is a simple example, the computer serial port of the process of sending data, if sent to meet the conditions, but in fact is a process of conversion and a string. Well, do not talk nonsense, look at the code is.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • piso_beha_tb
    parllel toserial out test bench
    2015-02-08 00:28:32下载
    积分:1
  • FPGA
    基于FPGA的FFT处理器的实现,适合做fpga的工程技术人员参考-FPGA-based realization of the FFT processor, suitable for the engineering and technical personnel fpga reference
    2022-09-26 01:05:03下载
    积分:1
  • velocity_Verilog
    速度表(velocity)要求:1.显示汽车Km/h数;2.车轮每转一圈,有一传感脉冲;每个脉冲代表1m的距离;3.采样周期设为10s; 4.要求显示到小数点后边两位;5.用数码管显示;6. 最高时速小于300Km/h。(约为83.3m/s) (use verilog to realize velocity)
    2020-07-13 15:08:51下载
    积分:1
  • vhdl,无进位同步计数器,完成6进制加,输出6进制序列数
    vhdl,无进位同步计数器,完成6进制加,输出6进制序列数-vhdl, non-binary synchronous counter to complete the six binary Canada, output 6, the number of binary sequences
    2022-09-12 08:25:03下载
    积分:1
  • 33
    说明:  高速宽带数字调制技术的研究,该论文也是非常经典的,希望对大家有帮助(High-speed broadband digital modulation technology, the paper is also very classic, I hope all of you help)
    2009-07-03 11:47:02下载
    积分:1
  • An_enhanced_security_measures_DSP
    通过总结当前对处理器架构的安全性能的处理方法,提出一种增强DSP处理器安全性能的方法。主要从并行性方面进行了改进。最后对改进的方法进行了仿真和结果分析。(By summing up the current security architecture of the processor performance approach, a DSP processor to enhance the safety performance of the method. Mainly from the aspects of parallelism to improve. Finally, improved methods and results of simulation analysis.)
    2009-03-30 11:18:09下载
    积分:1
  • AlteraFPGA_CPLD
    ALTERA FPGA CLPD
    2010-04-11 14:52:36下载
    积分:1
  • Spartan 3E
    这种设计将允许您调查是 1k 位保护与SHA-1 发动机内部 EEPROM 的达拉斯半导体 DS2432 装置。该装置具有一个有趣的 1 线界面,用来提供电力和双向的沟通。设计采用 PicoBlaze 来执行所有 1 有线通信协议和您通过 RS232 串行端口的 PC 上提供简单的用户界面 (使用超级终端或类似)。一些 DS2432 命令都完全支持的而其他人可以进行调查,使用简单的字节写入和读取字节的选项。
    2023-04-04 08:55:03下载
    积分:1
  • 通过VHDL语言的例子,FPGA原型的VHDL例子(chapter3-part1)
    应用背景关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。
    2023-04-20 18:05:04下载
    积分:1
  • FPGA2-DSP2-EDMA
    例程是基于quartus的,FPGA通过EMIF给DSP发送数据,里面包含了一个简单的状态机和一个基于IP核的fifo,适合初学者(Routine is the FPGA to send data to the DSP via EMIF, which contains a simple state machine and an IP-based core fifo, suitable for beginners)
    2020-12-04 16:09:24下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载