登录
首页 » VHDL » 闪烁的LED spartan3a一醒

闪烁的LED spartan3a一醒

于 2022-03-24 发布 文件大小:5.45 kB
0 185
下载积分: 2 下载次数: 1

代码说明:

应用背景建筑行为是counterled恒clk_50mhz_freq:整数:= 50000000;恒blink_freq:整数:= 1;恒cnt_max:整数:= clk_50mhz_freq / blink_freq / 2 - 1;恒blink_freq2:整数:= 8;恒cnt_max2:整数:= clk_50mhz_freq / blink_freq2 / 2 - 1;恒cnt_max3:整数:= clk_50mhz_freq / blink_freq * 2 - 1;信号CNT:符号(24到0);信号CNT2:符号(22到0);信号cnt3:符号(27到0);信号闪现:std_logic:=“1”;信号trigger_s:std_logic:=“0”;信号enableblink1s  ;:std_logic:=“0”;开始过程(clk_50mhz)开始 ; ;如果(clk_50mhz = 1”和clk_50mhz"event)然后 ; ; ; ;trigger_s & lt;=触发;如果(不trigger_s触发)=“1”,然后enableblink1s & lt;=“1”;cnt3 & lt;=(别人= & gt;0);如果结束;如果enableblink1s =“1”,然后如果CNT2 = cnt_max2然后CNT2 & lt;=(别人= & gt;0);眨眼和不眨眼;其他的CNT2 & lt;= CNT2 + 1;如果结束;如果cnt3 = cnt_max3然后cnt3 & lt;=(别人= & gt;0);enableblink1s & lt;=“0”;其他的cnt3 & lt;= cnt3 + 1;如果结束;还有其他的;如果碳纳米管= cnt_max然后CNT & lt;=(别人= & gt;0);眨眼和不眨眼;其他的碳纳米管和碳纳米管+ 1;如果结束;如果结束;和,结束如果;和;结束过程;awake_led & lt;=眨眼;结束行为;关键技术图书馆的IEEE;std_logic_1164.all;std_logic_unsigned.all;numeric_std.all;counterled是端口(

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • shperedecode
    基于软输出固定复杂度球形译码的高效迭代检测算法,最新的球形译码论文(Iterative detection algorithm based on a fixed complexity soft-output sphere decoding efficiency, sphere decoding papers)
    2012-09-07 20:36:21下载
    积分:1
  • IEEE Standard for Verilog 2005
    IEEE Standard for Verilog 2005
    2017-06-05 13:53:12下载
    积分:1
  • STM32启动代码
    利用GPIO口模拟I2C通信,驱动富士通MB85RC系列铁电存储器 ** 支持的型号:MB85RC64/64V,MB85RC128/128V,不支持MB85RC16/16V(The master inputs the device address word (8 bits) following the start condition, and then the slave outputs)
    2019-07-05 10:19:50下载
    积分:1
  • a2013_TCAS_NB-LDPC_decoder
    Design of a GF(64)-LDPC Decoder Based on the EMS Algorithm
    2016-06-17 18:04:14下载
    积分:1
  • 采用硬件描述语言Verilog HDL实现人回答功能,H.
    用verilog hdl硬件描述语言实现多人抢答器功能,有计时,计分,报警等功能。-Using hardware description language verilog hdl people realize Answer feature, have timing, scoring and alarm functions.
    2022-03-17 02:15:20下载
    积分:1
  • FPGA
    基于可编程逻辑器件FPGA的独立式键盘设计,内部具有硬件去抖动电路。值得一看-FPGA-based programmable logic device stand-alone keyboard design, the internal hardware to jitter circuit. Worth a visit
    2022-05-31 21:35:40下载
    积分:1
  • VHDL
    用VHDL语言实现一Mealy型时序电路,并做时序仿真和功能仿真检验正确与否。(Implement a Mealy-type sequential circuits using VHDL language, and do functional simulation and timing simulation test correct.)
    2014-03-20 14:44:28下载
    积分:1
  • 通信协议FPGA
    说明:  本设计是基于FPGA的高速并行接口通信接口和协议设计,该设计使用的是8 位并行接口,通过配置FPGA的FIFO寄存器保证了在高速并行下的数据稳定性,在 最终的测试中,该协议能够稳定传输的速度为80Mbps。(This design is based on FPGA high-speed parallel interface communication interface and protocol design, the design uses 8 Bit parallel interface ensures the data stability under high-speed parallel by configuring the FIFO register of FPGA. In the final test, the protocol can stably transmit at 80 Mbps.)
    2020-12-11 11:39:19下载
    积分:1
  • LDPC码的消息节点(Bitnode)消息更新过程的VHDL语言实现
    LDPC码的消息节点(Bitnode)消息更新过程的VHDL语言实现-LDPC code of the message node (Bitnode) news update process of the VHDL language
    2022-12-16 00:40:03下载
    积分:1
  • VHDL实现了IIS接口程序,在Quartus II 6.0上编译通过,在板子上可以读取IIS数据...
    VHDL实现了IIS接口程序,在Quartus II 6.0上编译通过,在板子上可以读取IIS数据-IIS VHDL interface procedures, the Quartus II 6.0 compiled by the board can read data IIS
    2022-01-26 02:43:55下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载