oc8051 Verilog代码，关于

利用cordic实现三角函数的计算，用vhdl实现-use cordic achieve trigonometry calculations, using achieve vhdl

应用背景算术逻辑单元程序为4。执行右移，左移，multiplication.addition和分工，subtraction.no数学符号的使用。ALU具有多种输入和输出的网，这是共同的电气连接，用于传输数字信号之间的逻辑和外部电路。当一个ALU操作，外部电路将信号输入的ALU，响应的，ALU产生和传递信号到外部电路通过输出。关键技术算术运算添加：一个和乙的总和，并出现在。加随身携带：一、乙方及随身携带，并将之以。减：从一个（或反之亦然）中减去，并且在不同的情况下出现开展。对于这个功能，进行有效的“借”指示器。此操作也可用于比较的大小的一个在这种情况下，输出可以被处理器忽略，这是唯一感兴趣的状态位（特别是零和消极的），结果从操作。减去与借用：从一个（或反之亦然）与借用（进行）和差异出现在和进行（借用）。两者的补充（否定）：一个（或一个）是从零开始，并且在Y的差异出现。增量：一个（或乙）增加了一个和由此产生的值出现在Y。递减：一个（或乙）是由一个和由此产生的值出现在Y。通过：所有的一个（或乙）位出现未修改的。此操作通常用于确定操作数的奇偶性或者它是否为零或负。

stbc空时编码源码，非常好的程序。verilog程序-STBC Space-Time Coding Source, very good program. Verilog program

定时器的编程，vhdl语言，可以实现24时制定时器-Timer programming, vhdl language, can be achieved when the system timer 24

ODBC编程实例，使用ODBC对基于开关量数据采集卡的通信接口设计与实现。(ODBC programming examples, using ODBC for data acquisition card based digital communications interface design and implementation.)

HDL编程风格，很有用,希望对大家有所帮助。-HDL programming style, very useful, we want to help.

图像插值算法，窗口为3*3,用于图像的除去死点，以及提高清晰度或者使图像柔和(3*3 window)

Digital Design and Modeling with VHDL and Synthesis

低频数字式相位测量仪 使用的VHDL语言，在MUXPLUS2环境下使用！ (digit hpase detecter use for low-frequence)

Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising edge. 5. The SHIFT signal describes the shift number. The shift range is 0 to 15. 6. When the signal RIGHT is high, it shifts input data to right. On the other hand, it shifts input data to left. 7. When the signal SIGN is high, the input data is a signed number and it shifts with sign extension. However, the input data is an unsigned number if the signal SIGN is low. 8. You can only use following gates in Table I and need to include the delay information (Tplh, Tphl) in your design.