登录
首页 » VHDL » PS2键盘控制程序实验的内容是用EDK建一个简单的系统并加入自定义的外设(一个ps2键盘控制器) 当键盘按下时会有相应的键扫描码输出显示到PC终端...

PS2键盘控制程序实验的内容是用EDK建一个简单的系统并加入自定义的外设(一个ps2键盘控制器) 当键盘按下时会有相应的键扫描码输出显示到PC终端...

于 2022-03-26 发布 文件大小:4.89 kB
0 167
下载积分: 2 下载次数: 1

代码说明:

PS2键盘控制程序实验的内容是用EDK建一个简单的系统并加入自定义的外设(一个ps2键盘控制器) 当键盘按下时会有相应的键扫描码输出显示到PC终端 -PS2 keyboard to control the content of the experimental procedure is used EDK build a simple system and add custom peripherals (a ps2 keyboard controller) when the keyboard is pressed the corresponding button will scan code to the PC terminal output shows

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • IIR
    使用verilog语言描述的二阶巴特沃斯IIR滤波器,程序中有参数说明,已经运行通过(Using verilog language to describe the second-order Butterworth IIR filter, the program has parameter description has been run through)
    2013-06-18 16:30:35下载
    积分:1
  • 系统设计
    说明:  基于无源蜂鸣器和矩阵按键的电子琴系统设计(design of Electronic Piano System Based on Passive Buzzer and Matrix Key)
    2020-06-21 01:20:08下载
    积分:1
  • lcd-ip-core
    LCD 驱动的IPCORE,可用于alteraFPGA(LCD driver IPCORE, can be used to alteraFPGA)
    2011-02-15 11:34:38下载
    积分:1
  • 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制...
    减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲; count_en:计数器计数使能控制(1:计数/0:停止计数); updown:计数器进行自加/自减运算控制(1:自加/0:自减); load_d-a counter a reduction, design requirements using Verilog HDL design of a counter. Asynchronous requests with counter-home/reset functions can be carried out by self and self-count reduction, cycle counting of 2 ^ N (N for binary digit). Second, the principle of design input/output Description : d : asynchronous home several data input; Q : The current counter data output; Clock : clock pulse; Count_en : Counting enable control (1 : Counting/0 : Stop counting); Updown : dollars several self-Canada/reduction Operational control (1 : Since the plus/0 : Since decrease); load_d
    2022-01-28 03:17:59下载
    积分:1
  • FIFO design
    FIFo参考设计16x32 FIFO with simultaneous read/write operations.-FIFO design-16x32 FIFO with simultaneous read/write operations.
    2022-03-30 00:49:06下载
    积分:1
  • VHDL电子抢答器的实现。有多个文件,主控件是用图行实现。其余各功能模块用VHDL实现...
    VHDL电子抢答器的实现。有多个文件,主控件是用图行实现。其余各功能模块用VHDL实现-VHDL electronic Responder realized. A number of documents, the main controls are using maps the bank. The remaining modules using VHDL
    2022-03-14 00:36:42下载
    积分:1
  • stap_steering
    这个verilong代码实现的功能是radar processing的功能。(This verilong code function is radar processing functions.)
    2015-07-21 00:59:39下载
    积分:1
  • Taxi-automatic-billing
    出租车自动计费系统的verilog程序代码(Taxi automated billing system verilog code)
    2009-10-08 10:07:15下载
    积分:1
  • Verilog 经典实例,完整源码与大家分享
    Verilog 经典实例,完整源码与大家分享-Verilog classic example of a complete source to share with you
    2022-07-03 12:56:56下载
    积分:1
  • 基于Xilinx fpga的ddr2 控制器设计方法
    基于Xilinx fpga的ddr2 控制器设计方法-Xilinx fpga-based controller design method of ddr2
    2022-08-11 18:36:22下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载