登录
首页 » VHDL » altera的ip核,在sopcbuilder中添加后,在niosII IDE中可以用一条语句实现,音频解码的输出。...

altera的ip核,在sopcbuilder中添加后,在niosII IDE中可以用一条语句实现,音频解码的输出。...

于 2022-03-05 发布 文件大小:15.23 kB
0 220
下载积分: 2 下载次数: 1

代码说明:

altera的ip核,在sopcbuilder中添加后,在niosII IDE中可以用一条语句实现,音频解码的输出。-altera

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • bist coding
    内置自修复分析仪
    2022-02-12 23:55:43下载
    积分:1
  • MAX531串行DA芯片的VHDL驱动,我应经在实际工程中试验过!
    MAX531串行DA芯片的VHDL驱动,我应经在实际工程中试验过!-MAX531 serial DA chip VHDL driver, I shall be in the actual project tested!
    2022-02-05 14:43:19下载
    积分:1
  • dianzibiao
    这是一个数字逻辑课程的电子表的实现,利用VHDL语言实现,初学者可以完全掌握,很有帮助。(This is the realization of the electronic timepiece a digital logic course, the use of VHDL language, beginners can fully grasp and helpful.)
    2016-04-19 17:20:34下载
    积分:1
  • LED70
    可供初学者学习 比较简单 一读就能明白 LED7数码显示程序(Relatively simple for beginners to learn the first reading of the digital display program will be able to understand LED7)
    2011-05-06 22:53:28下载
    积分:1
  • FPGA_PSK
    可以实现2PSK的信号调制,已经过Modelsim波形仿真(It can realize 2PSK signal modulation and has been simulated by Modelsim waveform.)
    2019-05-09 16:29:17下载
    积分:1
  • VHDL-Handbook.pdf
    VHDL Handbook by HARDI Electronics AB
    2015-02-17 17:50:32下载
    积分:1
  • histogram_new
    Verilog语言描述,统计图片的像素值直方图(Verilog,Pictures of the pixel value histogram statistics)
    2021-03-04 17:39:31下载
    积分:1
  • 一种新的FIFO实现方法,verilog描述,通过modelsim 6.0 仿真,Quartue综合...
    一种新的FIFO实现方法,verilog描述,通过modelsim 6.0 仿真,Quartue综合-FIFO realize a new method, verilog description, modelsim 6.0 through simulation, Quartue integrated
    2023-01-18 15:40:03下载
    积分:1
  • DS1820
    DS18B20温度传感器,用verilog语言实现(DS18B20 temperature sensor, with the verilog language)
    2020-11-01 21:29:55下载
    积分:1
  • 这是使用VHDL编写的交通灯程序,供大家交流学习
    这是使用VHDL编写的交通灯程序,供大家交流学习-This is the use of VHDL prepared by the traffic lights procedures for the exchange of learning
    2022-04-29 16:41:55下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载