登录
首页 » VHDL » Quartus在自己写的TCL,分布IO的例子。

Quartus在自己写的TCL,分布IO的例子。

于 2022-03-24 发布 文件大小:25.71 kB
0 186
下载积分: 2 下载次数: 1

代码说明:

quartus 中,自己写的tcl,分配io的例子。-Quartus in their own writing tcl, distribution io example.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • asynchronous serial communication port of the FPGA, function (1) serial data rec...
    异步串口通信口在FPGA实现,功能有(1)串行数据接收的同步控制;(2) 串行数据发送的同步控制-asynchronous serial communication port of the FPGA, function (1) serial data receiver synchronization control; (2) the transmission of serial data synchronization control
    2023-06-21 16:25:03下载
    积分:1
  • rs232
    异步串行传输的verilog hdl 功能文件以及测试文件(The verilog hdl source and the testbench of asynchronous serial transmission )
    2009-12-27 16:02:38下载
    积分:1
  • scope_VGA
    利用IIC接口的4路 ADC max1037,采集思路信号,通过在FPGA内部的构建DeltaSigma DAC软核,在VGA液晶显示屏上显示波形。 (IIC interface 4-way ADC max1037, collecting ideas signal the FPGA internal build DeltaSigma DAC soft-core VGA LCD display waveforms.)
    2012-07-24 00:41:29下载
    积分:1
  • 携带向前看加法器
    这是为了添加 4 位东西非常有用的携带看前面加法器。进位加法器(CLA) 是加法器在数字逻辑中使用的类型。进位加法器通过减少确定运载位所需的时间量提高速度。它可以用更简单,但通常速度较慢,波纹携带加法器计算旁边的总和位的进位位对比和每一位必须等待,直到已开始计算自己的结果和进行位 (见加法器细节上波纹的串行加法器) 计算前进行。进位加法器计算一个或多个执行总和,从而减少了等待时间来计算结果的较大值位的前位。Kogge 石加法器和布伦特-西贡加法器是加法器的这种类型的例子。
    2022-01-25 14:15:25下载
    积分:1
  • vhdl编写的硬件乘法器
    vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier
    2022-01-26 07:31:00下载
    积分:1
  • PipelineSim
    一个计算机原理课程设计的作业,5级流水线CPU,指令集到代码均为自己设计,有最终报告文档,组建说明,并行除法,16位字长,定长指令,Verilog源代码,顶层设计图。结构简单,冲突解决方式也很简单,代码量小。(A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of parallel division, 16-bit word length, fixed-length instructions, Verilog source code, top level design. Simple structure, conflict resolution is also very simple, a small amount of code.)
    2012-06-24 22:19:14下载
    积分:1
  • 这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!...
    这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!-This is my learning process in the middle of the 10-minute program, containing various clock module and the counter, accumulator, and can download, compile!
    2022-07-19 00:32:21下载
    积分:1
  • 点阵汉字显示的VHDL原程序.综合实验课程的程序,完全可以用的 希望大家支持啊...
    点阵汉字显示的VHDL原程序.综合实验课程的程序,完全可以用的 希望大家支持啊-Dot-matrix characters shown in the original VHDL program. Comprehensive experimental program procedures, can be used to hope you will support the ah
    2022-03-25 16:49:49下载
    积分:1
  • 用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序...
    用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序-With VERILOG HDL realize arbitrary frequency divider source code, is a generic procedure
    2022-03-25 15:26:54下载
    积分:1
  • 这是使用VHDL语言编写的密码锁程序,供大家参考
    这是使用VHDL语言编写的密码锁程序,供大家参考-This is the use of the VHDL code lock preparation procedures for reference
    2023-04-25 08:05:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载