altera 以太网

实现对LCD1602的Verilog HDL编程(the program for LCD1602 based on Verilog HDL)

RS通用编码器，根据定义的参数以及本原多项式就能实现各种体制的编码，Verilog实现，还附带有限域乘法的实现，代码清晰，精炼

此代码演示基本的层次结构构造和逐步 UVM 的测试。每一位 UVM 组件适用于自动化的阶段执行要了解如何逐步作品是否自上而下或自下而上使用此代码。

使用verilog语言编写的异步串口模块，带有16级深的FIFO，它与DSP28335的SCI相似，可以帮助初学者更快地理解FPGA和DSP的硬件结构和编程思路(Use verilog language of asynchronous serial port module, FIFO with deep level 16, it was similar with DSP28335 SCI, can help beginners to understand faster the FPGA and DSP hardware structure and programming ideas)

利用Verilog实现了二维卷积的操作，输入特征图尺寸为7x7，卷积核尺寸为5x5，分别使用了折叠、脉动阵列行固定、脉动阵列权重保持三种硬件实现设计方法来完成二维卷积的设计。

displayport 参考设计，可以对比自己工程做验证，另有参考设计XAPP1178未找到，采用方案为DP159 + Artix7 FPGA(xilinx displayport sink design)

资源描述该程序是在同步FIFO的基础上实现了异步串口通信发送机的功能，首先通过数据产生模块产生数据缓存到FIFO中，然后UATR的tx模块通过检测FIFO中的数据，并将数据发送出去。

按照手册驱动线阵CCDTCD1209和AD9945，驱动频率10M，板卡时钟30MHz，经PLL分频后输入驱动，该程序在altera cyclone IVE上验证通过

说明：  OFDM的简易verilog仿真程序，环境是quartus，版本需要7.2以上(OFDM Modulation and Demodulation using Verilog in Quartus)

这个简单的项目举例说明如何编写简单的 1 位加法器和合成之前和之后合成与设计编译器对其进行测试。 登记册转让级别是您编写的代码和其模拟显示理想时间关系图。 门级后合成和设计编译器是代码，包含真正的时间关系图和模拟。