登录
首页 » Verilog » UVM SV阶段

UVM SV阶段

于 2023-09-04 发布 文件大小:10.09 MB
0 270
下载积分: 2 下载次数: 1

代码说明:

此代码演示基本的层次结构构造和逐步 UVM 的测试。每一位 UVM 组件适用于自动化的阶段执行要了解如何逐步作品是否自上而下或自下而上使用此代码。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • IC设计基础
    一本很经典的IC设计中文入门书籍,由任艳颖,王彬编著,翻印几百万册(A very classic introduction to Chinese in IC design book, compiled by Ren Yanying and Wang Bin, reprinted millions of copies)
    2020-06-23 22:20:02下载
    积分:1
  • ram2fifo
    异步fifo实现,通过双口ram实现异步fifo(Asynchronous FIFO implementation, through dual port RAM to achieve asynchronous FIFO)
    2018-09-21 09:25:35下载
    积分:1
  • FFT_64points
    64点的 FFT verilog,它是串行计算的,工作频率不到100M,计算速率很高,里面的层次很清晰。(64-point FFT verilog serial computing, the operating frequency of less than 100M, the calculated rate is high, the level inside is very clear.)
    2021-04-03 11:29:07下载
    积分:1
  • UBlaster
    USB Blaster full production data
    2011-06-17 16:03:28下载
    积分:1
  • Copy-of-DIGITAL-VLSI-DESIGN
    a manual for design implementation of fpga and ASIC using verilog
    2012-09-04 17:34:58下载
    积分:1
  • 422
    说明:  422发送源码,目前使用的是20m时钟计算出来的波特率,后期可以根据自己的需要进行修改波特率时期匹配各种情况(422 sends the source code. At present, the baud rate calculated by 20m clock is used. Later, you can modify the baud rate according to your own needs to match various situations)
    2021-04-07 15:29:01下载
    积分:1
  • clock-generation
    长帧同步时钟的产生, 源码程序,实验好用(Long frame synchronization clock generation, source program, easy to use experimental)
    2012-10-21 09:52:08下载
    积分:1
  • 吠陀乘数使用拟议的 4 位加法器-(URDHVA TIRYAKBHYAM)
    吠陀乘数花更少的时间来执行使用的 URDHVA TIRYAKBHYAM 算法从吠陀 》 的乘法晒版程序自动完成。这个源代码是 4 X 4 吠陀乘数使用拟议的 4 位加法器
    2022-02-03 08:53:04下载
    积分:1
  • Foundry-Flash-Verilog-code
    几大代工厂的flash verilog源代码(flash verilog code)
    2021-03-09 15:29:28下载
    积分:1
  • agc
    数字自动增益控制 AGC (automatic gain control) Verilog(automatic gain control Verilog)
    2021-03-11 19:29:25下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载