通用RS编码

基于verilog的串口收发程序，使用组合逻辑加时序逻辑的方式编写，易于灵活修改！

说明：  此程序为调试通过的程序，带有I2C总线功能的程序.(this procedure through the debugging process, with I2C bus function procedures.)

由FPGA模拟生成SPI接口时序，完成AD芯片的配置，AD芯片为ADI公司的ad9852，程序配置的较为详细，适合使用类似AD芯片开发者参考

八阶巴特沃兹iir数字滤波器，四个二阶节，verilog代码实现，多路分时复用(batterworth，iir，8order，four second order section)

FFT快速傅立叶变换-verilog，基于verilog的FFT源码，QuartusII上仿真通过(FFT Fast Fourier Transform-verilog, the FFT-based verilog source, QuartusII through the simulation)

说明：  quartus 的一个实例,希望对刚刚学习quartus 的人有点帮助(Quartus an example, in the hope that people just learning a little help Quartus)

伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）(m sequence vhdl)

数字滤波器组。包含matlab程序和word说明。通过一个低通数字滤波器和多个带通数字滤波器组合成一个滤波器组(Groups of the digital filter. Contains matlab program and word description. Through the combination of a low pass digital filter, and a plurality of band-pass digital filter into a filter bank)

沃尔什函数发生器工程文件，Quartus Ⅱ 13.0版本(Walsh Function Generator)