通用RS编码

先设计序列发生器产生序列：1011010001101010；再设计序列检测器，检测序列发生器产生序列，若检测到信号与预置待测信号相同，则输出“1”，否则输出“0”，并且将检测到的信号的显示出来。(First design sequence generator sequence: 1011010001101010 redesign sequence detector to detect sequence generator sequence, if the same signal is detected with the preset test signal output " 1" , otherwise " 0" , and the detection display signal out.)

应用背景输入向量并行内置自测试（BIST）监测在电路正常运行时执行测试方案不需要设置一个需要设置的电路线来进行测试。这些计划是基于硬件开销和并发测试潜伏期（CTL），即为测试所需的时间完成，而电路工作正常；关键技术内置自测试（BIST）技术构成的一类方案这将提供高性能测试的性能故障覆盖，而同时，他们放松的依赖昂贵的外部测试设备；

I2C 作为一种非常通用的总线，其应用范围非常广泛，我们这里用FPGA 来做master 这种应用也非常少见，但是，我们这里要强调的是我们是通过它来学习一种接口的描述方法。 1.I2C_CTL.v 为顶层文件： 分别例化，I2C_WRITE  和 I2C_READ 两个模块。 其中因为 SDA 信号是双向信号，我们在子模块中没有定义inout 而是在顶层模块中才对此信号作三态处理。 2. 例程的功能是：产生 16 个数据（如上图起如数据是77，然后，78，79。。。。）一共16位数据一次性写入到EEPROM中。写完成后，延时100ms后启动读功能，读完16个数据后，通过串口以115200的波特率发出去。串口超级终端设置如下：baud：115200,；Hex显示，8bits数据位，1位停止位。

FFT implementation using C program

飞思卡尔智能车芯片模块程序 MC9S12XS128 测试通过(freescale smart car for MC9S12XS128)

使用软件：quartus 2 13.0基于DE2_115实验板vga输出灰阶测试图片          

本程序是VGA256色方块显示的verilog HDL代码，包括XILINX系列virtex5 FPGA芯片的约束程序，用相应的板子连上VGA接口到显示屏上可以实现显示，显示分辨率1024×768，包括行场同步信号消隐程序、有效区域显示和256色VGA显示程序，代码安全可靠。

多功能数字钟，1、采用24小时制：时、分、秒计时、显示。 2、具有手动校准功能：分为时校准、分校准。 3、秒复位 4、闹钟功能 5、整点报时：仿中央人民广播电台整点报时信号

能为 sd 和 eMMC 参考，基于 verilog 的计算器计算 crc7，你会喜欢它。很好，说的源代码是太瘦了，没问题，但是你能感觉到，代码本身是很好的尽你所能 see.also，包含.exe 程序计算，其中你可以竞争。