网站首页

is done in the laboratory in the loss of 60 counts, and LED show.

于 2022-03-21 发布文件大小:313.46 kB

 0  166

下载积分: 2 下载次数: 1

我要下载

代码说明：

是我们在在实验室做的摸60计数，并用LED显示出来。-is done in the laboratory in the loss of 60 counts, and LED show.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

DE2_115_CAMERA
实现DE2_115开发板上配套的500万像素cmos摄像头捕捉到的画面显示在VGA上(DE2_115 development board supporting 5,000,000 pixels cmos camera to capture the screen display in VGA)

2020-07-09 19:08:55下载

积分：1
shift_reg
Shift reg in vhdl, a first example to start

2011-03-27 10:35:25下载

积分：1
扰码器Verilog
实现扰码的功能，主要为64位在pcs子层传输的扰码器设计(To achieve the functions of scrambling code)

2020-10-17 17:27:27下载

积分：1
FIR filter basic verilog code for implementation
FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation

2023-05-26 11:10:02下载

积分：1
URAT 部分VHDL源码大家多多支持哈哈
URAT 部分VHDL源码大家多多支持哈哈 -VHDL source URAT part of U.S. support of Haha

2022-02-20 22:56:56下载

积分：1
Counter1s
counter number one to nine after 1s

2014-10-22 15:54:51下载

积分：1
latticeECP3-serdes-test-code
lattice ECP3系列高速FPGA serdes测试代码(lattice ECP3 series high speed serdes test code)

2021-03-25 01:39:14下载

积分：1
zw222
ZardWars Files ------------------------------

2014-03-20 01:43:16下载

积分：1
dgnszsz
多功能数字钟，在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)

2013-09-20 10:20:31下载

积分：1
7x7块交织器的FPGA设计
基于FPGA的7x7块交织器设计，程序分交织、解交织两部分，并在QUARTUS II 9.0 下仿真通过，内附模块详细端口说明及仿真分析文件。

2022-12-16 23:40:03下载

积分：1

696516资源总数
106914会员总数
0今日下载

is done in the laboratory in the loss of 60 counts, and LED show.

0 个回复

热门标签

热门下载