登录
首页 » VHDL » 康塔多0至999的VHDL接口7段显示

康塔多0至999的VHDL接口7段显示

于 2022-03-20 发布 文件大小:391.42 kB
0 174
下载积分: 2 下载次数: 1

代码说明:

应用背景此应用程序是用Xilinx ISE 12.4,使用VHDL语言进行。本程序的目的是提供一个显示的接口方法的七段显示。用户将可以看到从0到9999的一个计数器,它运行在利用FPGA内部的时钟实时。享受它。关键技术现场可编程门阵列(FPGA)是半导体器件是基于一个可配置逻辑块(CLB)连接矩阵通过可编程互连。FPGA可编程所需的应用或功能要求后制造。这功能区分FPGA从特定应用集成电路(ASIC),这是制造的特定设计定制任务。虽然一次性可编程(OTP)FPGA,这主要类型是基于SRAM的可重新编程的设计演变。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CPLD下载线制作,内含电路图等,希望对大家有帮助
    CPLD下载线制作,内含电路图等,希望对大家有帮助-CPLD download line production, including circuit diagrams, etc., in the hope that we have to help
    2022-02-02 09:14:42下载
    积分:1
  • commutator
    使用FPGA实现三相直流无刷电机换相,该程序可以使用(Use FPGA to realize the three-phase brushless DC motor commutation, the program can use)
    2014-05-26 22:34:32下载
    积分:1
  • FIRDF_design
    FIR带通、带阻滤波器设计,需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)
    2020-09-28 15:17:44下载
    积分:1
  • ultractr源码,XPS技术,基于PPC平台
    ULTRACTR的源码,xps工程实现,基于PPC平台-ULTRACTR source code, xps engineering, based on the PPC platform
    2022-01-28 09:49:38下载
    积分:1
  • 电子闹钟:基于fpga的电子闹钟设计,采用模块化方式
    电子闹钟:基于fpga的电子闹钟设计,采用模块化方式-Electronic alarm: FPGA-based electronic alarm clock design, modular approach
    2022-02-06 03:24:59下载
    积分:1
  • FPGA
    Verilog学习例程EP2C5,内有跑马灯等18个程序(Verilog learning routines EP2C5, marquees and other 18 programs)
    2020-12-06 22:29:21下载
    积分:1
  • ML605板子上的灯
    ML605评估板上的流水灯,可以实现每隔0.16秒进行+1操作 #include #include #include #include #include int main() {   char a[] = "-100" ;   char b[] = "123" ;   int c ;   c = atoi( a ) + atoi( b ) ;   printf("c = %d ", c) ;   return 0;
    2022-06-01 23:28:16下载
    积分:1
  • Avalon_VGA_Controller
    基于ALTERA AVALON BUS 的 VGA Controller 设计(ALTERA AVALON BUS VGA Controller )
    2014-09-23 21:07:40下载
    积分:1
  • Regs
    一个小寄存器堆,使用参数化编程,附有仿真代码,可直接在vivado(2018.2版本及以后)上运行(A small register heap, using parametric programming)
    2019-04-03 14:19:55下载
    积分:1
  • lesson38_lcd1602_clander
    基于Verilog语言编写的LCD1602显示的日历程序,类似时钟功能值得参考。(LCD1602 shows calendar program based on Verilog language, similar clock function is worth reference.)
    2019-05-26 09:29:18下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载