-
src
v6 1x 3.125G rapidio协议工程代码(xilinx v6 rapidio data transmission protocol Practical project application engineering code)
- 2018-03-20 23:28:49下载
- 积分:1
-
uart串行口,用Verilog编写的.供大家参考
uart串行口,用Verilog编写的.供大家参考-uart serial port, using Verilog prepared. For your reference
- 2022-07-17 22:14:09下载
- 积分:1
-
virtex7_pcie_dma
FPGA开发PCIe的源码,采用VHDL语言,通过此源码,能更好的掌握PCIe总线,使开发者少走弯路,
- 2023-01-25 04:55:04下载
- 积分:1
-
429NEW-03-15
429总线通过FPGA直接实现发送程序,通过Verilog实现(send 429 message by Verilog and FPGA )
- 2021-04-23 09:58:48下载
- 积分:1
-
test_vhdl
vhdl测试程序,用于初雪者熟悉hdl的具体语法应用。比较简单了。(VHDL test procedure for the First Snow hdl who are familiar with the application of specific syntax. A relatively simple.)
- 2009-01-09 18:25:34下载
- 积分:1
-
PWM
verilogHDL语言编写,简单的FPGA脉冲程序,初学者必备。(verilogHDL language, a simple FPGA pulse program, beginners must.)
- 2012-12-27 11:54:45下载
- 积分:1
-
数字频率计VHDL程序
数字频率计VHDL程序
--文件名:plj.vhd。
--功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的
--高4位进行动态显示。小数点表示是千位,即KHz。-Digital Cymometer VHDL procedures- File name: plj.vhd.- Function: frequency meter. With four shows that will automatically count seven decimal results, automatic selection of effective data- four for the high dynamic display. Decimal point that is 1000, or KHz.
- 2022-05-21 22:31:32下载
- 积分:1
-
sobel-with-verilog-language
用verilog实现sobel边缘检测算法(sobel edge detection with verilog language)
- 2020-07-12 19:38:53下载
- 积分:1
-
按键边缘检测
用Verilog编写的基于FPGA的按键边缘检测技术,通过此模块可以很好的消除在按键过程中因抖动或误按造成的
麻烦,同时,在边缘检测技术中使用了约翰逊计数器的思想,是的代码简介,思路清晰。源码中含有大量的注释,有助于读者更好地了解编码思想。
- 2022-03-22 02:23:06下载
- 积分:1
-
FPGA实现 DDS_讲的非常详细,师兄的一片论文
FPGA实现 DDS_讲的非常详细,师兄的一片论文-FPGA realize DDS_ talked about in great detail, of a senior thesis
- 2023-03-01 11:00:04下载
- 积分:1