-
FPGA
FPGA项目开发实战讲解 [李宪强编著][电子工业出版社][2015.04][248页].pdf(FPGA Project Development combat explain [Li Xingjiang ed] [Electronic Industry Press] [2015.04] [248] .pdf)
- 2016-07-13 08:53:07下载
- 积分:1
-
A signal can be stretched any one CLk the VHDL source code examples. See documen...
一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation
- 2022-03-24 02:54:32下载
- 积分:1
-
webserver_c3
The term web server can refer to either the hardware (the computer) or the software (the computer application) that helps to deliver web content that can be accessed through the Internet.(web server)
- 2014-03-23 20:00:14下载
- 积分:1
-
本文件是用CPLD(EPM7064)驱动线阵CCD(ILX509),其中包括原理图和程序...
本文件是用CPLD(EPM7064)驱动线阵CCD(ILX509),其中包括原理图和程序-This document is a CPLD (EPM7064) driver line array CCD (ILX509), including schematics and procedures
- 2022-02-12 02:58:13下载
- 积分:1
-
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。
(1) 倒计时:通
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。
(1) 倒计时:通过小键盘可以实现设定计时时间(以秒为单位,最大计时时间为99.9秒)。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后,自动停止倒计时,同时响铃。
(2) 顺计时:初始值为00.0S,通过键盘实现开始计时和结束计时功能。计时结束后,显示记录的时间。
(3) 用三个发光二极管正确显示以下状态:倒计时状态、顺计时状态、待机状态。
(4) 每当接收到有效按键时,蜂鸣器发出提示声。
顺计时在一次计时中可以记录三个不同的结束时间,并能通过按键显示三次所记录的时间。
-err
- 2022-04-28 05:01:24下载
- 积分:1
-
mp3codec
it is used to compile codec
- 2009-03-04 17:00:53下载
- 积分:1
-
multiplication
我感谢我能找到这个页面WAP相同的帮助。我在开始设计的VHDL的电路。
- 2023-01-29 02:40:04下载
- 积分:1
-
dac9747
主要完成ADI公司的DAC(数字-模拟转换器)AD9747的SPI接口及寄存器配置(Mainly to complete ADI' s DAC (digital- analog converter) SPI interface to configure the AD9747 and the register of)
- 2014-06-03 11:00:43下载
- 积分:1
-
xmatchpro无损压缩
应用背景这个无损数据压缩系统的xmatchpro算法 衍生物;从来源 ; ;以前的研究 ; ;的 ; ;作者 ;和 ;在进步 ; ;FPGA技术。使用这种技术提供的灵活性是非常大的兴趣,因为芯片可以容易适应特定应用的要求。这个在一定的弊端; ; ; ;以前的 ;方法是 ; ;克服了 ; ;使用 ; ; xmatchpro ;算法;设计。的目标,然后以获得更好的压缩比,并仍然保持高吞吐量和高吞吐量,因此,这和,压缩/解压缩和,过程和,不,不,慢和,原系统的。关键技术UNIX的 ; ;实用 ;“压缩” ;采用lempel-ziv-2 ; ; ;(LZ2)算法和 ; ; ;数据Lempel-Ziv压缩 ; ; ;(dclz)的家庭 ; ;压缩机 ;最初发明 ; ;的 ;休利特—目前帕卡德和 ; ;& nbsp;通过开发 ; ;啊哈[ 17 ],[ 18 ] ;使用也 ; ;LZ2 ;衍生物。邦顿 ;和 ;博列洛 ;另一本 ; ;LZ2 ;在实施 ; ;[ 19 ] ;, ;提高 ;在 ;数据压缩Lempel-Ziv算法。
- 2022-04-09 16:54:49下载
- 积分:1
-
sdram_module3
能够实现16位的SDRAM的读写,没有仿真文件,只有SDRAM读写的源代码,用Verilog编写(can complete read or write sdram, only include Verilog code and no simulation files)
- 2013-11-25 12:43:11下载
- 积分:1