-
cycle_measure
测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)
- 2013-08-29 16:09:17下载
- 积分:1
-
signal_capture
matlab 程序 伪随机码的捕获,我传的都是这方面的资料!(failed to translate)
- 2013-05-03 12:02:48下载
- 积分:1
-
本书是一本Verilog语言设计和综合手册,对学习Verilog语言有很大作用,值得阅读....
本书是一本Verilog语言设计和综合手册,对学习Verilog语言有很大作用,值得阅读.
- 2023-03-07 07:25:03下载
- 积分:1
-
3input_xor
用Hspice实现一个三输入异或门,并分析其功耗和延时。(A three input XOR gate is implemented by Hspice, and its power consumption and delay are analyzed.)
- 2018-06-12 11:06:45下载
- 积分:1
-
ODriveFPGA-master
使用FPGA控制永磁同步电机的代码,实现对永磁同步电机的控制功能。(Motor control by using FPGA)
- 2020-10-29 09:19:58下载
- 积分:1
-
vhdl 键盘程序,对键盘输入的字符进行判断,写入fpga中
vhdl 键盘程序,对键盘输入的字符进行判断,写入fpga中-VHDL key
- 2022-03-03 15:13:57下载
- 积分:1
-
CJQ-V1.0-fpga
实现FPGA对AD芯片AD7060的控制,程序代码的注释很多,易学易懂,适合初学者学习使用(it is good ...)
- 2013-10-10 11:20:31下载
- 积分:1
-
一种新的FPGA实现AES-128采用降低残留素数的S盒
应用背景在本文中,我们提出了一种新的FPGAAES的S盒的利用高性能的实现减少素数的残留。这个该设计在Xilinx Virtex-5实现xc5vlx50 FPGA器件。目的是使用一种新的基于查找表的条目集渣盒素数。减少残留素S盒数量增加了更多的混乱,AES的整个过程算法,使其更复杂,并提供进一步抵抗攻击。我们的实现达到了3.09 Gbps的吞吐量,共采用了1745片一个Virtex-5 FPGA。关键技术AES的应用减少了素数剩余的设计基于S盒是用VHDL语言实现一个Xilinx Virtex-5 xc5vlx50(包:ffg676,速度等级:3)使用FPGA设计工具ISE 9.2i。表4FPGA实现结果表明AES减少残留的素数的S盒。它介绍了Xilinx公司的FPGA器件选择的目标,加密吞吐量实现,定时报告和整体设备利用率。
- 2022-02-02 18:37:31下载
- 积分:1
-
led_prj
spartan 3E和verilog HDL的初学者极好的教材,本程序可直接下载到spartan实验板上运行。(Spartan 3E and Verilog HDL beginners excellent materials, the program can be downloaded directly to the spartan experimental board run.)
- 2013-04-17 13:35:42下载
- 积分:1
-
4x4-key
4*4键盘小程序 两种算法内附检查LED(4* 4 keyboard applet containing two algorithms check the LED)
- 2013-07-28 22:19:49下载
- 积分:1