一个可综合的串并转换接口verilog源代码

说明：  FIFO: First in, First out 代表先进的数据先出，后进的数据后出。Xilinx 在 VIVADO 里为我们已经提供了 FIFO 的 IP 核, 我们只需通过 IP 核例化一个 FIFO，根据 FIFO 的读写时序来写入和读取FIFO 中存储的数据。(FIFO: first in, first out represents the first out of advanced data, and the last in data is the last out. Xilinx has provided us with the IP core of FIFO in vivado. We only need to instantiate a FIFO through the IP core, and write and read the data stored in FIFO according to the FIFO read-write timing.)

MCP4725实现的i2c驱动程序，通过DA转换实现函数发生器(MCP4725 come ture i2c drive program,Through da conversion function generator in English)

提供了《自己动手写CPU》本书每一章涉及的OpenMIPS源代码、测试程序。(It provides the OpenMIPS source code and test program in each chapter, which is written in the book "do it yourself CPU".)

矩阵乘法的vhdl实现，维数固定，很有启发性。着重了解接口，时序设定，延时控制。因为结构比较明晰，未添加stimulus文件，可以自行编写。

VHDL开发环境，出租车计费系统，实现起步10元，每增加一公里，自动上涨2元。-VHDL development environment, taxi billing system to achieve the initial 10 yuan for each additional mile, automatic up 2.

自己写的一个tcd1209d的时序驱动代码，是用verilog语言编写的，可以借鉴(Of write a tcd1209d of timing-driven code, Verilog language, can learn from)

Bucknell Verilog Manual

an example HDL-Core with any basic gates.

自己去年做的实训项目，基于FPGA的VHDL的电子琴，可实现自动演奏与手动演奏，手动演奏是用PS2键盘听过按键来实现电子琴的发音，并且用VGA显示音符与音键，本设计采用模块化设计，底层使用代码，通过例化成原理图，最终在底层实现原理图之间的连接。

Lift Controller in vhdl using process statement and state disgram