登录
首页 » VHDL » lm016液晶的VHDL代码

lm016液晶的VHDL代码

于 2022-03-13 发布 文件大小:302.05 kB
0 141
下载积分: 2 下载次数: 1

代码说明:

应用背景这是lm016液晶的VHDL代码。lm016液晶显示器基本上由2行和2列组成。有2种类型接口,8)1位接口2)4位接口在这个包中给出了8位接口代码因为它很容易,但唯一的缺点是,它使用了更多的引脚数据和指令传输。关键技术此代码是 测试;FPGA开发板–xc6slx9-tqg144斯巴达6注意:液晶显示器引脚数字引脚47液晶使能引脚数字引脚50LCD RW引脚数字引脚48LCD D0引脚数字引脚51液晶D1引脚数字引脚55LCD D2引脚数字引脚56LCD D3引脚数字引脚57LCD D4引脚数字引脚58LCD D5引脚数字引脚59LCD D6引脚数字引脚61液晶D7引脚数字引脚62

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • RISC(精简指令集计算机)存储程序状态机的源代码
    RISC(精简指令集计算机)存储程序状态机的源代码-RISC (reduced instruction set computer) stored procedures source code of the state machine
    2022-06-30 22:23:03下载
    积分:1
  • 16bit-multiplier
    实现verilog16位乘法器,verilog新手(achieve 16-bit multiplier)
    2021-04-01 21:09:08下载
    积分:1
  • 带自适应波特率发生器UART实现,经过FPGA验证的!
    带自适应波特率发生器UART实现,经过FPGA验证的!-UART baud rate generator with adaptive realization, after FPGA validation!
    2023-01-21 06:20:04下载
    积分:1
  • Coding Style
    说明:  良好的Coding Style能减少Bug,减少锁存器出现的可能以及其他隐藏逻辑错误,也有助于减小芯片面积或所用资源(Good Coding Style can reduce Bug, reduce the possibility of latches and other hidden logic errors, and also help to reduce chip area or resources used.)
    2020-06-17 12:00:01下载
    积分:1
  • FPGA正弦信号发生器
    基于verilog hdl编写的FPGA正弦信号发生器,已测试。(FPGA sine signal generator)
    2020-11-10 10:59:46下载
    积分:1
  • very much verilog code for the beginner
    very much verilog code for the beginner
    2022-11-21 06:30:03下载
    积分:1
  • 基于FPGA数字频率计
    基于FPGA数字频率计,VHDL,quartus,8位频率显示,精确度高
    2022-03-07 18:22:47下载
    积分:1
  • xilinx CTC IPcore(encoder 和 decoder)的标准测试,未经信道加噪
    xilinx CTC IPcore(encoder 和 decoder)的标准测试,未经信道加噪-the standard test of xilinx CTC IPcore (encoder and decoder) , without the channel with noise
    2022-04-25 17:11:32下载
    积分:1
  • VHDLDesignandFPGAImplementationofLDPCDecode
    说明:  一篇关于LDPC解码算法的FPGA用VHDL实现的PDF文件,老外写的,还可以,可以参考,欢迎大家下载!(A PDF about the FPGA implementation of LDPC algorithm, written by foreigners, but also, you can refer to, welcome to download!)
    2020-03-23 20:33:51下载
    积分:1
  • verilog
    一些简单的Verilog代码,小例程,比如求平均值、七段数码管等等(Some simple Verilog code, small routines, such as averaging, seven digital tubes and so on)
    2016-12-12 10:02:20下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载