网站首页

A clock procedures, as well as stopwatch, I feel pretty good, there is a need to...

于 2022-03-12 发布文件大小:2.04 kB

 0  159

下载积分: 2 下载次数: 1

我要下载

代码说明：

一个时钟程序，还有跑表，感觉相当不错的，有需要就下载吧-A clock procedures, as well as stopwatch, I feel pretty good, there is a need to download it

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用...
这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用-This is written in Verilog HDL with adjustable duty cycle frequency controller, can be hung on the Avalon bus use

2022-09-09 08:45:02下载

积分：1
DDS调试心得,VERIOLG 各HDL和VHDL语言的DDS调试方法
DDS调试心得,VERIOLG 各HDL和VHDL语言的DDS调试方法-DDS debugging experience, VERIOLG the HDL and VHDL languages DDS debugging method

2022-06-26 23:09:02下载

积分：1
OQPSK_fading
OQPSK在AWGN和频率选择性衰落信道中的仿真(OQPSK the AWGN and frequency selective fading channel simulation)

2021-04-05 21:49:03下载

积分：1
mybch1
说明：实现（7,4）BCH码的编码和译码。已知生成矩阵和校验矩阵，通过c=m*G进行编码，译码时利用伴随式译码。s=c*H‘，求得伴随式，对应的错误图样找到错误位置，对错误位置进行更正，得到译码结果。(Coding and decoding of (7,4) BCH Codes)

2021-04-27 17:28:44下载

积分：1
wallace_multiplier
华莱士树乘法器，运用了华莱士树状结构和布斯算法，提高了速度(The Wallace tree multiplier uses the Wallace tree structure and the Buss algorithm to increase speed)

2020-12-26 10:29:03下载

积分：1
FPGA_AD7822
基于FPGA的AD转换控制器设计，AD7822，quartus II，verilog hdl(A Design of the A/D Convertion Control Module Based on FPGA)

2011-08-26 15:06:18下载

积分：1
VHDL 100个例子
网上分享的一段100例子，适合FPGA学习的初学者。内部还有一些经典实用技巧。

2022-07-27 14:30:28下载

积分：1
A4_Uart_Top
串口！这是一个使用的通信程序，非常好用。(serial port Serial port! This is a communication program used, very useful.)

2020-06-17 14:00:01下载

积分：1
FPGA
FPGA设计中的时序分析及异步设计注意事项 (FPGA design timing analysis and design considerations for asynchronous)

2011-08-15 22:02:50下载

积分：1
a Verilog HDL language used in the preparation of multi
一个用VerilogHDL语言编写的多路解复用器-a Verilog HDL language used in the preparation of multi-channel demultiplexer

2022-02-06 11:12:06下载

积分：1

696516资源总数
106914会员总数
0今日下载

A clock procedures, as well as stopwatch, I feel pretty good, there is a need to...

0 个回复

热门标签

热门下载