登录
首页 » VHDL » VHDL语言写的频率计的程序,内带完整的技术报告

VHDL语言写的频率计的程序,内带完整的技术报告

于 2022-02-20 发布 文件大小:310.39 kB
0 187
下载积分: 2 下载次数: 2

代码说明:

VHDL语言写的频率计的程序,内带完整的技术报告-VHDL write the frequency of procedures, brought integrity of the technical report

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • zuixiangxide_NIOS_kaifajiaocheng
    来自于NIOSII的那些事,该书详细地介绍了NIOSS的使用过程,非常适合初学者。(From the NIOSII those things, the book are detailed in this paper NIOSS use process, very suitable for beginners. )
    2011-12-13 11:33:57下载
    积分:1
  • txt_util
    VHDL库,仿真时使用的,包括打印,类型转换等实用的操作(Practical operation VHDL library, using simulation, including print, type conversion, etc.)
    2014-05-23 13:07:31下载
    积分:1
  • DDS的频率转换可以以近似认为是即时的,这是因为它的相位序列在时间上是离散的,在频率控制字改变之后,要经过一个时钟周期之后才能按照新的相位增量增加,所以也可以说...
    DDS的频率转换可以以近似认为是即时的,这是因为它的相位序列在时间上是离散的,在频率控制字改变之后,要经过一个时钟周期之后才能按照新的相位增量增加,所以也可以说它的频率转换时间就是频率控制字的传输时间,-DDS frequency conversion can be considered similar to real-time, this is because it is the phase sequence in time is discrete, in the frequency control word change after one clock cycle to go through before a new phase in accordance with the incremental increase, so it can be said of the frequency switching time is the frequency control word transmission time,
    2022-02-13 18:40:44下载
    积分:1
  • multiplay
    连乘,乘法可以用简单的for循环,我这里用的是移位寄存器来做,而且是用来两个移位寄存器(this is a tool that function is multiplay,it use a special way to do multiplay .it will teach you the how to use labview )
    2015-02-04 20:44:16下载
    积分:1
  • liushui
    本程序实现流水线功能,您可根据自己需要更改参数,试用芯片xilinx,用verilog语言编写(This program implements the pipeline, you may be required to change the parameters according to their own try xilinx chip with verilog language)
    2016-03-07 09:26:28下载
    积分:1
  • oc i2c master
    NIOSII I2C接口模块及驱动程序,并含有测试程序。对想开发NIOS的工程师很有帮助(NIOSII I2C interface module and driver, and contains the test procedures. NIOS of engineers want to develop useful)
    2007-08-20 19:37:02下载
    积分:1
  • sdram_module3
    能够实现16位的SDRAM的读写,没有仿真文件,只有SDRAM读写的源代码,用Verilog编写(can complete read or write sdram, only include Verilog code and no simulation files)
    2013-11-25 12:43:11下载
    积分:1
  • 四VHDL模块的家庭,已经过测试,在ISE8.1通过
    四位全家器的VHDL语言模块,已经在ISE8.1上经过测试通过-family of four VHDL modules, has been tested on ISE8.1 through
    2022-03-21 16:25:17下载
    积分:1
  • FPGA.Implementations.of.Neural.Networks
    FPGA神经网络设计(影印本),全英文,很有用(FPGA neural network design (photocopies), all in English, very useful)
    2008-05-21 21:14:28下载
    积分:1
  • SDRAM控制器设计代码
    SDRAM控制器设计代码,我们写的SDRAM控制器是肯定包括初始化、读操作、写操作及自动刷新这些操作的,既然这样,我们就可以给每一个操作写上一个模块独立开来,这样也便于我们每个模块的调试,显然这种思路是正确的。那怎么让我们的各个模块工作起来呢,虽然都是独立的模块,但很显然这几个模块之间又是相互关联的。就拿上面刚才说的那个情况来讲,如果SDRAM需要刷新了,而SDRAM却正在执行写操作,那我们刷新模块与写模块之间怎么进行控制呢?这个问题解决了,读模块与刷新模块之间的这个问题也可以很轻松的解决。
    2022-03-21 02:39:52下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载