登录
首页 » VHDL » Verilog代码。注册成功,对FPGA的使用标准单元库…

Verilog代码。注册成功,对FPGA的使用标准单元库…

于 2022-04-14 发布 文件大小:3.31 kB
0 147
下载积分: 2 下载次数: 1

代码说明:

verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • clz
    说明:  对于一串二进制数前置零的计数的Verilog程序(For a string of binary zero count Verilog pre-procedure)
    2021-03-31 21:29:08下载
    积分:1
  • 使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享
    使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享-PLL using VHDL, VHDL is learning a good example, sharing with the public
    2023-08-12 00:15:02下载
    积分:1
  • 可以用于按键去抖动的电路应用,采用vhdl编写
    可以用于按键去抖动的电路应用,采用vhdl编写-Button can be used to jitter circuit applications, the preparation of the use of VHDL
    2022-10-29 22:25:07下载
    积分:1
  • asynchronous-fifo
    同步fifo的调用程序,调用Quartus II 9.0 (32-Bit)中的fifo模块(Synchronous fifo calling program, call Quartus II 9.0 (32-Bit) in fifo module)
    2013-08-23 21:58:56下载
    积分:1
  • ACO-OFDM
    ACO-OFDM sdakldjas seuekdsjakdnskd
    2021-04-13 22:58:55下载
    积分:1
  • 4:2优先编码器的VHDL代码
    4:2优先编码设计中的VHDL来为每个输入分配优先级。在CMOS布局1复用器:还设计了4个
    2022-02-11 13:12:33下载
    积分:1
  • costas
    costas的verilog程序,包含乘法器,DDS,鉴相器,环路滤波器等模块(costas the verilog program, including multipliers, DDS, phase detector, loop filter modules)
    2011-08-19 10:20:53下载
    积分:1
  • VHDL_programs
    VHDL programmes for basic digital circuits. begineers can learn easily
    2013-09-28 13:46:58下载
    积分:1
  • crc16CCITT
    自己用verilog编写的crc16-ccitt码的产生,是并行的。(Crc16-ccitt code written in verilog generate parallel.)
    2012-12-13 09:46:58下载
    积分:1
  • 基于Xilinx FPGA的OFDM通信系统基带设计
    说明:  使用ISE软件实现OFDM通信系统的框架搭建,完成上板前的仿真工作(Realization of OFDM communication system with ISE software)
    2019-03-28 10:21:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载