登录
首页 » VHDL » 使用硬件描述语言(VHDL)的实现或门

使用硬件描述语言(VHDL)的实现或门

于 2022-03-11 发布 文件大小:30.35 MB
0 325
下载积分: 2 下载次数: 1

代码说明:

entity or1 is(a,b:in std_logic;y:out std_logic);architecture dataflow of or1 isbeginy

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤,而且整个数据处理是“单流向”的,即没有反馈或者迭代运算,前一个步骤的输出是下一...
    流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤,而且整个数据处理是“单流向”的,即没有反馈或者迭代运算,前一个步骤的输出是下一个步骤的输入,则可以考虑采用流水线设计方法来提高系统的工作频率。-see up
    2022-01-26 03:01:24下载
    积分:1
  • zhuangtai
    状态机的典型饮用,可供学习模仿之用,四个状态,简单易学(State machine of the typical drinking, can be used to learn to imitate, four state, easy to learn)
    2007-11-11 21:36:15下载
    积分:1
  • v-watch
    基于fpga的数字电压表的设计,包括ad转换,bcd码转换,分频,3选1模块,小数点生成模块,显示模块组成。(Based on the FPGA digital voltage meter design, including AD conversion, BCD code conversion, frequency,3 choose1module, a decimal point generating module, display module. )
    2012-05-10 01:29:23下载
    积分:1
  • DDR_interface
    高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打开子目录【Project】中的DataPath.qpf工程,设计顶层模块 7. 编译并查看编译结果 (High-speed DDR memory interface design data. 1. Copyed into the document hard disk 2. DQS generated module 3. Have a DQ module 4. Have a PLL module 5. Copies of the above steps to generate a document to a subdirectory 【Project】 6. Open the subdirectory 【Project】 DataPath.qpf in engineering, design top-level module 7. compilers to compile the results and see)
    2009-04-27 11:52:56下载
    积分:1
  • Motor Control PWM wave generated by the procedure, VHDL language
    电机控制中PWM波产生的程序,VHDL语言实现-Motor Control PWM wave generated by the procedure, VHDL language
    2022-07-10 02:37:51下载
    积分:1
  • 23
    说明:  基于FPGA的液晶显示控制器的设计,FPGA用的是EP2C5,LCD用的是ST7920内核的122*32点阵的LCD,显示中西文字符(FPGA-based LCD display controller design, FPGA is used EP2C5, LCD is used in the ST7920 core of 122* 32 dot matrix LCD, display of Chinese and Western characters)
    2009-06-19 22:01:23下载
    积分:1
  • 自动识别行人有无的交通灯
    应用背景交通信号灯,自动检测有无行人,根据检测的状态来调节灯的状态,完整VHDL代码外加模拟仿真时序图关键技术 设计一个交通信号灯,有A、B两条路,装置自动检测A路口和B路口是否有人,RST信号能够将交通灯的状态置到A路绿灯亮,B路红灯亮,5秒钟检测一个状态,当A路口有人时,A路绿灯保持,每隔5秒检测一次,当A路口没有人了,绿灯变为黄灯,5S后再变为红灯,同时B路口变为绿灯,再5S后检测B是否有人,有人保持绿灯,没人变为黄灯,再变为红灯,依次进行~~
    2023-03-06 09:50:04下载
    积分:1
  • VHDL源文件
    遥控器编码电路的设计,包含有遥控器编码电路设计的VHDL源文件,源代码。通过这一段程序设计,实现在FPGA开发板上进行无线遥控操作,这一实现具有很高的现实意义,很强的应用价值。
    2022-07-11 04:20:28下载
    积分:1
  • RISC
    32 bit RISC Processor with 3 stage pipeline
    2010-03-03 00:09:16下载
    积分:1
  • apb_uart
    基于APB总线的UART详细设计方案和实现(APB-based detailed design and implementation of UART)
    2011-07-14 00:42:05下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载