1 第二个计时器 impliomentation vhdl

基于fpga和xinlinx ise的usb端口vhdl程序，希望对你有所帮助！-VHDL program for USB port based fpga and xinlinx ise, wish help for you!

matlab仿真2ask和4ask.可观察信号的时域波形和频谱图。(Matlab simulation 2ask and 4ask. Can observe the signal time domain waveform and spectrum.)

此代码是用于旋转一个步进电机所需的方向。

AD7266的Verilog驱动程序,已仿真通过,可直接在EDK下使用.

这是一个fft的IP核，安装要求为quartus6.0以上。解压安装后可在quartus里例化使用，元件主要为cyclone和stratix,最大支持1024点的转换。

VHDL数字系统设计和工程实践2，包含原理，真值表和原理图，以及VHDL源代码.-VHDL digital system design and engineering practice, one that contains principles, truth table and schematic, as well as VHDL source code.

DE2-70,NIOS reference file,

FPGA按键延时模块，产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)

verilog file , FPGA controll vga display- verilog file , FPGA controll vga display

一种新的FIFO实现方法,verilog描述，通过modelsim 6.0 仿真，Quartue综合-FIFO realize a new method, verilog description, modelsim 6.0 through simulation, Quartue integrated