登录
首页 » VHDL » 1 第二个计时器 impliomentation vhdl

1 第二个计时器 impliomentation vhdl

于 2022-03-13 发布 文件大小:1.22 kB
0 196
下载积分: 2 下载次数: 1

代码说明:

一第二个计时器为斯巴达 6 fpga-结构设计的

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 0001_EPM3064最小系统模块_带JTAG_LED_2mm插针
    EMP3064的开发板板,原理图,verilog例子,板子说明,规格书,全套资料(EMP3064 development board, schematics, Verilog examples, board instructions, specifications, a full set of information)
    2020-12-01 09:29:26下载
    积分:1
  • 在FPGA高速ADC-ADC08D1000沟通
    这是由阿龙利开发的程序,以控制ADC08D1000模拟 - 数字设备中的FPGA,赛灵思的Virtex-4 SX35 FPGA此处应用,DCM的用于控制FPGA中的时钟路径,所述时钟源是AD9517该PLC控制的FPGA中的串行端口
    2022-01-25 18:39:36下载
    积分:1
  • verilog-montgomery-RSA
    基于Montgoery 算法的RSA,FPGA verilog 实现,有测试文件(Based on Montgoery algorithm for RSA,FPGA verilog implementation,bench file)
    2021-04-27 20:28:44下载
    积分:1
  • VHDL实现的超前进位加法器
    VHDL实现的超前进位加法器-the VHDL-ahead Adder
    2022-02-26 07:08:05下载
    积分:1
  • 256M_sdram_OK
    改自特权同学verilog语言写sdram测试程序;支持256M内存(verilog sdram )
    2013-12-23 16:15:43下载
    积分:1
  • 电子密码锁
    电子密码锁-Electronic Code Lock
    2022-09-25 17:35:03下载
    积分:1
  • world clock
    世界时钟,最简单的vhdl的fpga设计,是vhdl语言的入门级,jigon供参考娱乐
    2022-01-28 20:54:25下载
    积分:1
  • ep2c5核心电路SCH
    EP2C5核心电路原理图,包括protel文件及其相应封装库-EP2C5 Core circuit Sch
    2023-02-03 21:30:03下载
    积分:1
  • msp430x41x
    低电源电压范围为1.8 V至3.6 V 超低功耗: - 主动模式:280μA,在1 MHz,2.2伏 - 待机模式:1.1μA - 关闭模式(RAM保持):0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构, 125 ns指令周期时间 12位A/ D转换器具有内部 参考,采样和保持,并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时器A 捕捉/比较寄存器 片上比较器 串行通信接口(USART), 选择异步UART或 同步SPI软件: - 两个USART(USART0 USART1)的† - 一个USART(USART0)‡ 掉电检测 电源电压监控器/监视器 可编程电平检测 串行板载编程, 无需外部编程电压 安全可编程代码保护 融合(Low Supply-Voltage Range, 1.8 V to 3.6 V Ultralow-Power Consumption: − Active Mode: 280 µ A at 1 MHz, 2.2 V − Standby Mode: 1.1 µ A − Off Mode (RAM Retention): 0.1 µ A Five Power Saving Modes Wake-Up From Standby Mode in Less Than 6 µ s 16-Bit RISC Architecture, 125-ns Instruction Cycle Time 12-Bit A/D Converter With Internal Reference, Sample-and-Hold and Autoscan Feature 16-Bit Timer_B With Three† or Seven‡ Capture/Compare-With-Shadow Registers 16-Bit Timer_A With Three Capture/Compare Registers On-Chip Comparator Serial Communication Interface (USART), Select Asynchronous UART or Synchronous SPI by Software: − Two USARTs (USART0, USART1)† − One USART (USART0)‡ Brownout Detector Supply Voltage Supervisor/Monitor With Programmable Level Detection Serial Onboard Programming, No External Programming Voltage Needed Programmable Code Protection by Security Fuse)
    2012-05-31 15:26:33下载
    积分:1
  • FPGA simulation examples, Verilog coding, the process in detail, code easy to un...
    FPGA的仿真实例,Verilog代码编写,过程详尽,代码易懂。第二个文档-FPGA simulation examples, Verilog coding, the process in detail, code easy to understand. The second document
    2022-05-04 23:56:16下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载