1 第二个计时器 impliomentation vhdl

说明：  FPGA实现乒乓球游戏 代码及仿真 VGA实现(FPGA realizes table tennis game code and simulation VGA implementation)

使用VHDL键盘扫描程序，可以稍微修改一下使用

说明：  Verilog code for implementing simple ALU.

4通道12位AD芯片 AD7862控制模块,VHDL源代码,适于单次转换采样,250K采样率.-4-channel 12-bit AD chip AD7862 control module, VHDL source code, suitable for single conversion sampling, 250K sampling rate.

含移动储能的分布式电能优化调度，模型的处理与改进(Processing and improvement of distributed power optimization scheduling with mobile energy storage)

RTL8369开发资料，包括手册，图纸，Layout说明等等(RTL8369 development information, including manuals, drawings, Layout Guide.)

使用Verilog语言编程，在Quartus ii 上实现的误码检测装置，并通过单片机将误码结果显示在LCD上。本代码具有一定的工程实践价值。(Using the Verilog language programming, implemented on the Quartus ii error detection device, and the result of errors by the microcontroller on the LCD display. The code has some value engineering practice.)

它是一种以地址总线数据总线为结构的8位微处理器，主要由两部分组成：一是控制单元，数据通路控制单元控制微处理器的所有块、寄存器和部件，数据通路由地址和数据通路信号处理组成指令读写加法；

说明：  FPGA实现Jpeg压缩，和视频采集程序(Zynq - Main - register access Mio)

网上流传的用来实现FPGA驱动VGA，从而实现一个pingpong小游戏的源码，实测可用。(a program embedded in a FPGA in order to drive the VGA and realize a little game named pingpong. tested.)