登录
首页 » VHDL » build a tv box on fpga cyclone 2

build a tv box on fpga cyclone 2

于 2022-03-10 发布 文件大小:133.04 kB
0 230
下载积分: 2 下载次数: 1

代码说明:

build a tv box on fpga cyclone 2

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 1
    说明:  单周期cpu,使用verilog编写的的单周期cpu支持......等功能(Single cycle CPU, using Verilog written single cycle CPU support... And other functions)
    2021-03-15 08:45:07下载
    积分:1
  • saa7113_vhdl-config
    saa7113_配置.SAA7113视频解码系列芯片的一种,8位彩色配置(saa7113_ configuration. SAA7113 video decoder chips in an 8-bit color configuration)
    2013-11-26 08:57:58下载
    积分:1
  • 用Verilog做的SD卡控制器(有详细的注释)
    SDIO 接口,实现SD卡的控制器功能,带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail description.)
    2020-06-16 22:00:01下载
    积分:1
  • 61EDA_B79
    书名:LDPC原理与应用。是国内第一本介绍用LDPC编、译码基本原理及应用技术的一本书。对用 vhdl 或verilog实现硬件编程LDPC的人开发无线通信是很好的资料(Title: LDPC Principles and Applications. Is the first book describes using LDPC Encoding and Decoding the basic principles and application of technology, a book. Right to use vhdl or verilog hardware programming LDPC people to achieve development of wireless communications is a very good information)
    2009-10-30 10:36:35下载
    积分:1
  • pngenerator
    pngenerator的vhdl代码。我们可以在cdma的fpga实现中使用它;
    2022-10-01 04:45:03下载
    积分:1
  • VHDL的重要PPT资料,对初学者非常有益处
    VHDL的重要PPT资料,对初学者非常有益处-VHDL important PPT information is very useful for beginners
    2022-05-18 19:20:34下载
    积分:1
  • Tym605V2Demo
    FPGA(赛灵思)试验箱 实验程序 有Audio,Buzzer,key,ledarray,ledseg.......(FPGA(赛灵思)试验箱 实验程序Audio,Buzzer,key,ledarray,ledseg)
    2012-02-11 21:09:19下载
    积分:1
  • 简单电子玩具的感知模块程序设计,通过外部输入信号改变内部信号.从而改变玩具的状态
    简单电子玩具的感知模块程序设计,通过外部输入信号改变内部信号.从而改变玩具的状态-simple electronic toys perception module programming, through external input signal a change in the internal signal. In order to change the state of toys
    2022-03-05 12:17:08下载
    积分:1
  • UDP / IP上的Spartan3E以太网通信
    UDP / IP上的Spartan3E以太网通信通过斯巴达3E发送UDP数据包到/从我的电脑。
    2022-06-20 12:49:08下载
    积分:1
  • serial_adder
    串行加法器的vhdl描述,用两个移位寄存器和一个全加器,一个d触发器实现(The VHDL description of the serial adder, with two shift registers and a full adder, a D trigger)
    2020-11-10 21:19:46下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载