verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，11...

自动打铃系统 附带时钟 定时打铃 整点打铃-Auto-play Ling System

改自特权同学verilog语言写sdram测试程序；支持256M内存(verilog sdram )

采用vhdl代码描述自适应滤波器，具有很好的可参考性，和实用性(Vhdl code to describe the use of adaptive filter, can be found with a good nature and usefulness of)

在Qaurtus环境下用Verilog输入实现64QAM信号的发生，用MATLAB协助验证，观察了PN序列对应的星座图。(Simulating generation of 64QAM RF Signal in Quartus II IDE,identified with MATLAB,constellation gram displayed.)

Interface for ADS8361 TI ADC IP Core for ALTERA NIOS2

可YCrCb2RGB集成模块（Verilog）采用三行，它们简单的做分数运算，有流水线技术

Hynix公司8M byte sdr sdram的verilog语言仿真实现。-Hynix company 8M byte sdr sdram realize the Verilog simulation language.

vhdl的基础性的介绍，对初学者大有用处-vhdl basic introduction

FIR滤波器的verilog HDL代码示例，以16阶为例(Verilog HDL code for fir filter)

saa7113_配置.SAA7113视频解码系列芯片的一种，8位彩色配置(saa7113_ configuration. SAA7113 video decoder chips in an 8-bit color configuration)