一个8位CISC结构的精简CPU，2还提供了编译器

高性能FPGA应用领域及其研究，FPGA的开发流程-High-performance FPGA applications and research, FPGA development flow

说明：  stm32f103 usart 控制led灯(STM32F103 USART control LED)

E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)vhdl

任意数据发生器的源代码-arbitrary data source code generator

flash接口控制器的VHDL以及verilog源代码和Testbench程序-flash interface controller VHDL and Verilog source code and procedures Testbench

Computer Arithmetic (press 2000)

FPGA 学习实例 动态时钟、面积、速度优化相关代码(Codes related to dynamic clock, area and speed optimization for learning examples of FPGA)

ip核的FFTverilog源代码，说明不是很具体-ip nuclear FFTverilog source code, that is not very specific

给定的序列 x(n) 被摧毁成 4 序列的长度 N/4 每个。而不是划分 用密度泛函理论计算成两半在 RAD2，种四分。N 点 输入的序列被分成四个的子序列，x(4n)，x(4n+1)，，x(4n+2)，和 x （4n + 3），其中 n = 0，1，...N/4-1.Radix-4 使用日志4N 阶段，每个阶段有 N/4 蝴蝶。N/4 蝴蝶涉及每年 阶段和阶段数目是日志4N N 点序列。因此， 复杂的乘法次数是 3N/4 日志4N 和数目 复杂的加法是 12N/4 日志4n。在基数 2 FFT 的比较 复杂的乘法次数是减少 25%

用于压缩感知。OMP 是一种算法