-
math_real
in this code very useful for designing real number concept
- 2013-11-19 19:54:40下载
- 积分:1
-
zhentongbu
FPGA在通信上的运用:基于VHDL的帧同步程序(Application of FPGA in communication: Based on VHDL frame synchronization procedures
)
- 2012-11-28 09:10:05下载
- 积分:1
-
//led.v
/*
//led.v
/*-------------------------------------
LED显示模块:led(CLK,AF,ADDR,DATA)
功能: 显示
注意事项: 8位LED
参数: CLK:扫妙时钟输入,推荐1kHz
AF:数码管输出,a~h
ADDR:数码管选择位数出,0~2
DATA:显示数据输入0~9999 9999
编写人: 黄道斌
编写日期: 2006/07/13
-------------------------------------*/-//led.v /*------------------------------------- LED Display Module : led (CLK, AF, ADDR. DATA) function : to show : 8 LED parameters : CLK : So Wonderful clock input, Suggest 1kHz AF : digital tube output, a ~ h ADDR : digital control options from the median, 0 ~ 2 DATA : data show that the importation of 0 ~ 9999 9999 prepared : Huang Daobin preparation date : 2006/07/13-------------------------------------*/
- 2022-06-03 00:26:09下载
- 积分:1
-
寄存器的VHDL源码.可能有点简单 新手大家间量 希望和大家学习...
寄存器的VHDL源码.可能有点简单 新手大家间量 希望和大家学习-VHDL source register. May be a bit simple volume between novice you would like to learn
- 2022-12-21 02:40:03下载
- 积分:1
-
cadence verilog lanaguage and simulation course
cadence verilog lanaguage and simulation course
- 2022-03-03 00:45:22下载
- 积分:1
-
DA_TLC5620
是基于FPGA的5620的数模转换芯片底层的应用程序,希望有用。(Is a digital-analog converter chip underlying the 5620 FPGA-based applications, and I hope useful.)
- 2013-12-15 10:43:21下载
- 积分:1
-
fifo
异步FIFO
输入: 16bit
输出:16bit
深度:256(Asynchronous FIFO
Input: 16bit
Output: 16bit
Depth: 256)
- 2017-07-10 14:02:36下载
- 积分:1
-
i2c ADT75温度传感器
I2C温度传感器ADT75的控制源码 使用verilog 状态机实现 易入门-I2C for ADT75 temperature sensor
- 2022-02-14 14:53:33下载
- 积分:1
-
简易cpu的设计
计算机组成原理的课程设计作业,用vhdl语言写了一个简易的cpu,包括寄存器,存储器等原件,完全用代码写成,没有直接用原件去连接,有助于我们很好的学习vhdl。 这是一个cpu的连接代码,并没有各种原件的代码 ,因为各个原件代码很简单就没上传
- 2022-03-12 07:35:18下载
- 积分:1
-
robot_7_31
使用Verilog HDL来控制机器人,六个高精密舵机,舵机运动非常流畅,舵机不抖动(FPGA to control the robot servo, six servos)
- 2012-12-07 11:11:02下载
- 积分:1