登录
首页 » VHDL » 占空比1:1的通用分频模块

占空比1:1的通用分频模块

于 2022-11-11 发布 文件大小:809.00 B
0 163
下载积分: 2 下载次数: 1

代码说明:

占空比1:1的通用分频模块-1:1 generic-frequency module

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl应用汇编所写的关于电梯的详细程序
    vhdl应用汇编所写的关于电梯的详细程序-Applications written in VHDL compilation of detailed procedures on the elevator
    2022-03-18 06:59:58下载
    积分:1
  • FPGAsheijidaquan
    说明:  fpga设计常用资料大全,包含常用的FPGA程序资料,对FPGA学习者有很大的帮助。(Encyclopedia of common information fpga design, FPGA that contains commonly used procedures for information on the FPGA is very useful to learners.)
    2009-07-25 21:45:30下载
    积分:1
  • commutator
    使用FPGA实现三相直流无刷电机换相,该程序可以使用(Use FPGA to realize the three-phase brushless DC motor commutation, the program can use)
    2014-05-26 22:34:32下载
    积分:1
  • 电子设计自动化中的计数器的实现程序,基于VHDL语言完成的
    电子设计自动化中的计数器的实现程序,基于VHDL语言完成的-Electronic design automation in the realization of counter procedures, based on the VHDL language completed
    2023-05-13 11:25:03下载
    积分:1
  • PIC单片机学习软件及其资料
    PIC单片机学习软件及其资料,入门到精通(PIC MCU learning software and its information, entry to proficiency)
    2019-07-04 17:17:40下载
    积分:1
  • vhdl5
    program for half subtractor.
    2009-10-02 16:10:13下载
    积分:1
  • 微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、...
    微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路:负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示,同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 -microwave timer IC design a control state machine : state of the state conversion work. 2, data loading circuit : According to choose control signal timing, or the completion of the test data signal load. 3, timer circuit : responsible for the completion of the cooking process of counting and time decreasing supply data decoding digital paragraph 107, while cooking can also provide time to complete state control signal for the state machine generated signals.
    2022-04-02 09:49:26下载
    积分:1
  • build synthesizer on a de2 dev fpga board
    build synthesizer on a de2 dev fpga board
    2023-07-24 00:25:04下载
    积分:1
  • design a module from a trip data flow channeling Lane detected bitstream "1...
    设计一个模块,从一个窜行数据流里检测出码流“11100”,这个模块包括reset,clk,datain及输出端pmatch-design a module from a trip data flow channeling Lane detected bitstream "11100", this module includes reset, clk, datain and output pmatch
    2022-07-06 13:42:26下载
    积分:1
  • codic
    8级cordic 算法verilog (8 cordic algorithm verilog)
    2013-08-21 11:31:46下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载