关于FFT算法的FPGA实现（源码），数字信号处理不可少。

设计一个可供6组参赛选手使用的抢答器，具体要求如下：1)  可容纳6组参赛者的数字智能抢答器，每组设置一个抢答按钮供抢答者使用；2)  电路具有第一抢答信号的鉴别和锁存功能；3)  设置计分电路4)  设置犯规电路。顶层设计使用图形模块连线搭建，顶层功能模快均使用VHDL语言编写

vga显示彩色图像ip，alter开发板-vga display color image,vhdl,quartus

许多非常有用的 Verilog 实例: ADC, FIFO, ADDER, MULTIPLIER 等(many very useful Verilog examples : ADC, FIFO, ADDER, MULTIPLIER etc.)

TFT 液晶屏显示，通过按键，显示不同的曲线(TFT LCD display)

USB2.0的IP核开发.代码可以直接使用已经验证过(USB2.0 IP kernel development. Code can be used directly, has been verified)

基于单片机的DDS信号发生器，具有DDS思想的单片机编程。。。(Sunplus based DDS signal generator with DDS thinking microcontrollers. . .)

Xilinx Licenses 2018

DE2将连接到LCD布局上，为Terasic off技术公司附上系统代码

generate sine wave. Inputs : Amplitude, phasein, frequency

基于VHDL的SDH专用芯片的TOP-DOWN设计， 内有全套源码以及图片，内容详尽，绝对真实可靠！(VHDL based on the SDH ASIC Design TOP-DOWN, which has a full set of source code, as well as pictures, and detailed, reliable and absolutely true!)