"digital circuit EDA portal

sequenceur,该模块的主要功能是，控制器，在基本的risc架构中，实现各个模块的控制-sequenceur，control

代码实现了一个由32位寄存器组成的寄存器组，并有多个控制输入和两个输出，方便使用。(The code implements a 32-bit register consisting of registers, and there are multiple control inputs and two outputs, easy to use.)

说明：  这个事VHDL基础知识，内面主要内容是编码器的插V过程，值得下载学习！(it is really useful for those who never touch it!)

Verilog语言编写的电话计费系统，这只是源代码，需要在quartusII等软件下运用-Verilog language telephone billing system, this is only the source code, the need to use software such as quartusII

Learning Verilog Chinese Version Part 8

FPGA 设计的四种常用思想与技巧-FPGA design ideas and techniques used in four

实现dsp与fpga的emif的verilog异步实现，可实现异步读写以及相应功能模块控制，文件中包含仿真后的波形图形以及仿真测试程序，运行环境quartus ii11.0，仿真环境mmodelsim se 6.5d(Achieve dsp and fpga verilog asynchronous implementation of the emif, enabling asynchronous reading and writing as well as the corresponding function module control, the document contains graphics, and after the simulation waveform simulation testing procedures, operating environment quartus ii11.0, simulation environment mmodelsim se 6.5d)

高速度的处理器大大取决乘数就是其中一个关键硬件块在大多数数字信号处理系统以及一般处理器中。这一项目提出了高速度 8 x 8 位吠陀乘法器结构相当不同于传统的乘法像添加和转移方法。所提出的最重要方面是方法的，发达国家的乘数体系结构方法的基于古代印度吠陀数学的垂直和横向结构。它在一个步骤中生成的所有部分产品和它们的总和。这也给机会为模块化设计可以用于小块设计更大。所以设计复杂性获取输入的较大号的位数减少和模块化获取增加。拟议的吠陀乘数编码中 VHDL （非常高速度集成电路硬件描述语言），合成和模拟使用 EDA (电子设计自动化) 工具-XilinxISE12.1i

EP2C5T144 驱动 LCD1602液晶(LCD1602 LCD driver EP2C5T144)

本文件夹包含了16个VHDL 编程实例，仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码（加减）计数显示器（ADD-SUB）。 二、指示灯循环显示器（LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicoun