登录
首页 » Verilog » FPGAm序列发生器

FPGAm序列发生器

于 2022-02-14 发布 文件大小:6.43 MB
0 163
下载积分: 2 下载次数: 1

代码说明:

以DE2板子为开发平台,采用Verilog语言编程,实现了跳频通信中常用的扩频序列m编码的输出,设计采用Modelsim以及Quartus II自带逻辑分析仪验证设计的正确性,此设计已经用在某工程中,测试结果性能良好。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的TLC549驱动设计
    ADC和DAC是模拟量和数字量之间不可或缺的桥梁。而AD,DA转换器在数字控制系统中也有着重要地位。D/A转换器把收到的数字控制信号转换成模拟信号,实现对被控制对象的控制。而A/D转换器将各种模拟信号转换为抗干扰更强的数字信号,直接进入数字计算机进行处理,存储并产生数字控制信号。
    2022-12-25 18:35:03下载
    积分:1
  • 基于sopc的IIC总线设计完整设计sopcIIC
    该例子是基于sopc的IIC总线设计完整设计,分为硬件和软件部分,软件部分是用c语言编写的。该项目是个以完成的项目,据有较高的参考和经济价值。该例子是原来做过的项目。 整个项目是在Quartus II 7.0和nios IDE环境下开发。 (This example is based on the IIC bus design sopc complete design, divided into hardware and software, the software part is written in c language. The project is to complete the project, according to the reference and a higher economic value. The example is a project originally done. The whole project is in the Quartus II 7.0 and the nios IDE development environment.)
    2020-07-12 00:58:53下载
    积分:1
  • qpsk
    QFSK的调制与解调,用C写的主程序,汇编写的调制与解调的子程序(QFSK the modulation and demodulation, with the main program in C, compile writing, the modulation and demodulation of the Subprogram)
    2020-07-01 19:20:02下载
    积分:1
  • 7_to_1-LVDS-dispaly-from-FLASH
    该代码是基于verilog 实现的代码,可以用于对接受1080P的LVDS视频数据并处理后显示到各种规格的LCD屏幕上,且支持从FLASH中读取BMP的图片数据并实时显示到LCS屏幕(The code is based on the code verilog achieve, it can be used for receiving LVDS 1080P video and data processing displayed on a variety of LCD screen, and support for reading data the FLASH BMP images and real-time display to the LCS screen)
    2016-02-18 14:06:22下载
    积分:1
  • ahb2wishbone_latest.tar
    AHB to wishbone bridge verilog
    2018-03-06 00:27:11下载
    积分:1
  • 数字相册集成电路实现
    此代码是实现DPA。
    2022-01-24 13:19:05下载
    积分:1
  • irig_b
    用来实现IRIG_B码的解码程序,在XILINX ISE上运行过没有问题,(Used to achieve IRIG_B code decoding process, in XILINX ISE run-off is no problem,)
    2021-04-06 14:49:03下载
    积分:1
  • stopwatch
    数字秒表的VHDL代码。当设计文件加载到目标器件后,设计的数字秒表从00-00-00开始计秒。,直到按下停止按键(按键开关S2)。数码管停止计秒。按下开始按键(按键开关S1),数码管继续进行计秒。按下复位按键(核心板上复位键)秒表从00-00-00重新开始计秒。(The VHDL code for digital stopwatch. When the design document loaded into the target device, the designed digital stopwatch count the seconds from the 00-00-00. Until you press stop key (key switch S2). Nixie tube stop count seconds. Press the start button (key switch S1), the digital control continue to count seconds. Press the reset button (core panel reset button) to restart the stopwatch count seconds from the 00-00-00.)
    2010-03-02 17:17:58下载
    积分:1
  • OFDM-Verilog
    基于FPGA的OFDM的实现,Verilog语言。(OFDM based on FPGA,by Verilog)
    2021-02-03 20:59:58下载
    积分:1
  • cf_ad9649_ebz_edk_14_4_2013_03_19.tar
    说明:  ad9649的fpga驱动程序,FMC接口,基于Xilinx KC705(AD9649 Evaluation Board, FMC Interposer & Xilinx KC705 Reference Design)
    2020-06-28 14:00:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载