登录
首页 » Verilog » lecg_局部增强的时钟门控

lecg_局部增强的时钟门控

于 2022-03-02 发布 文件大小:11.35 kB
0 191
下载积分: 2 下载次数: 1

代码说明:

这是一个关于的RTL时钟门控技术LECG此源代码是在门控时钟的应用LECG技术

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • digital-processing-with-FPGA
    vhdl语言,国外教材,数字信号处理算法(vhdl language, foreign materials, digital signal processing algorithms)
    2016-07-22 21:53:49下载
    积分:1
  • 4x4-key
    4*4键盘小程序 两种算法内附检查LED(4* 4 keyboard applet containing two algorithms check the LED)
    2013-07-28 22:19:49下载
    积分:1
  • fir
    用窗函数法设计一个线性相位FIR数字低通滤波器,用理想低通滤波器作为逼近滤波器,通带截止频率为0.2 ,阻带截止频率为0.4 ,阻带衰减不小于-40dB。(Window function method to design a linear phase FIR digital low-pass filter, as an ideal low-pass filter for approximation filter passband cutoff frequency of 0.2 stopband cutoff frequency of 0.4, the stop-band attenuation of less than-40dB.)
    2012-09-24 13:54:07下载
    积分:1
  • led
    LED灯、跑马灯的显示源程序,包括对代码的说明(Display source code LED lights, marquees, including the code specification)
    2013-01-18 18:20:57下载
    积分:1
  • IFFT
    OFDM中的IFFF模块实现,基于verilog实现,通过验证(OFDM module in IFFF)
    2010-05-28 21:16:54下载
    积分:1
  • sd_sdram_lcd
    sd_sdram_lcd 是读取SD卡中的数据,然后通过LCD显示(It is to read the data in SD card and display it by LCD)
    2019-05-14 14:35:49下载
    积分:1
  • 11_rs485_uart_top
    说明:  verilog编写的RS485读写驱动程序(RS485 read-write driver written by Verilog)
    2020-03-08 12:28:10下载
    积分:1
  • UART的FPGA代码
    串口代码,FPGA实现,可以直接给出结果,可以仿真并实现
    2022-03-14 11:01:41下载
    积分:1
  • 用verilog实现UART协议
    UART包括发射机和接收机。发送器本质上是一个加载数据的特殊移位寄存器;
    2022-04-09 00:02:07下载
    积分:1
  • SineGen
    Basic VHDL code to create a sine wave generator for an FPGA board.
    2014-01-24 01:04:15下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载