登录
首页 » VHDL » 设计了一个异步时钟域间进行通行的模块,并采用Modelsim进行仿真验证,仿真结果满足预期的目的。...

设计了一个异步时钟域间进行通行的模块,并采用Modelsim进行仿真验证,仿真结果满足预期的目的。...

于 2022-02-04 发布 文件大小:4.07 MB
0 196
下载积分: 2 下载次数: 1

代码说明:

设计了一个异步时钟域间进行通行的模块,并采用Modelsim进行仿真验证,仿真结果满足预期的目的。-Designed an asynchronous clock domains between the passage of the module, and use Modelsim for simulation, the simulation results meet the intended purpose.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL
    用VHDL语言实现一Mealy型时序电路,并做时序仿真和功能仿真检验正确与否。(Implement a Mealy-type sequential circuits using VHDL language, and do functional simulation and timing simulation test correct.)
    2014-03-20 14:44:28下载
    积分:1
  • 等精度频率计的verilogHDL的实现,我花了好长时间才写的哦
    等精度频率计的verilogHDL的实现,我花了好长时间才写的哦
    2022-06-28 09:27:01下载
    积分:1
  • 伺服电机控制
    伺服电机 RC 伺服电机是的电机的位置可以从外部控制的一种。他们是小巧、 紧凑而且相当便宜。所以他们大多用在机器人项目。轴的旋转角度是限于 270 度左右。 典型的 RC 伺服有三个连接。 黑色: Gnd 红色: 电源 (5 VDC) 白色: 控制销 (PWM) 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-05-29 22:19:02下载
    积分:1
  • FPGA
    基于可编程逻辑器件FPGA的独立式键盘设计,内部具有硬件去抖动电路。值得一看-FPGA-based programmable logic device stand-alone keyboard design, the internal hardware to jitter circuit. Worth a visit
    2022-05-31 21:35:40下载
    积分:1
  • irdecode
    自己编写的红外解码子程序,但CPU资源占用较高,作教学示范用途。(prepared their infrared decoding routines, but higher occupancy CPU resources for teaching demonstration purposes.)
    2006-11-05 13:51:28下载
    积分:1
  • saw
    verilog编写,巧妙的通过计数方式完成了三角波的波形,可直接对da输出。(verilog written, cleverly accomplished by counting the triangular waveform can be output directly to da.)
    2015-04-16 21:06:15下载
    积分:1
  • chuanganqi
    传感信号无线数字传输系统的设计与实现.kdh(err)
    2008-04-22 14:54:02下载
    积分:1
  • 数字频率计VHDL程序
    数字频率计VHDL程序 --文件名:plj.vhd。 --功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的 --高4位进行动态显示。小数点表示是千位,即KHz。-Digital Cymometer VHDL procedures- File name: plj.vhd.- Function: frequency meter. With four shows that will automatically count seven decimal results, automatic selection of effective data- four for the high dynamic display. Decimal point that is 1000, or KHz.
    2022-05-21 22:31:32下载
    积分:1
  • lcd verilog hdl 源码 可以直接使用,适用modelsim
    lcd verilog hdl 源码 可以直接使用,适用modelsim-lcd verilog HDL source
    2023-03-09 05:25:03下载
    积分:1
  • 基于FPGA的uart控制器,波特率可选,VHDL编程,Quartusii 6.0 平台,vhdl语言编程...
    基于FPGA的uart控制器,波特率可选,VHDL编程,Quartusii 6.0 平台,vhdl语言编程-FPGA-based UART controller, an optional baud rate, VHDL programming, Quartusii 6.0 platform, vhdl language programming
    2022-12-05 20:10:10下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载