I2C driver

应用背景只是用来学习OPENMP编程的应用技巧，同时对初学者有所帮助，不过程序比较简单，谨慎学习下载，同时，希望学习openmp的朋友能够多多交流一下，相互学习帮助关键技术关键技术就是基于OPENMP的一个矩阵相乘的并行实现，然后使用了分块，用静态分块进行各线程并行处理，所用时间短，效率高，适合学一下

1）  熟练掌握并行程序设计的基本方法; 2）  通过实验，了解并行程序设计的过程以及优越性; 3）  学会并行程序的算法分析; 4）  结合高等工程数学、分布式系统、云计算等相关课程知识解决简单的实际问题。

这是示例如何用逐次超松驰迭代 （SOR） 方法，求解线性系统的方程 使用 python 库 mpi4py。算法尝试计算节点之间平分。该程序不仅可以 在集群上运行。

Copyright 1997, Regents of the University of Minnesota. METIS was written by George Karypis (karypis@cs.umn.edu) Introduction ------------------------------------------------------------ METIS is a software package for partitioning unstructured graphs, partitioning meshes, and computing fill-reducing orderings of sparse matrices. The documentation of METIS can be found in the Doc/manual.ps file. METIS is written in ANSI C and should compile on Unix systems that have a ANSI C compiler. It has been extensively tested on the following architectures:    AIX    SunOS    Solaris    IRIX    Unicos    Linux    HP-UX    FreeBSD

研究多目标遗传算法的优化，包含遗传算法过程中涉及的的各个步骤，非常适合于研究遗传算法及对遗传算法进行多目标优化的同学

PSo代码如何提供鼠标点击和帮助请用代码dcscsdcccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccc

涡粒子流体模拟 这篇文章，第三个在一系列，介绍了在 c + + 中使用谦虚，通常可用计算机硬件实时运行中实现流体模拟。第一篇文章总结了流体动力学 ；第二个调查流体模拟技术。 仿真这里介绍用途涡粒子，称为vortons由诺维科夫 (1983)，来代表的流场和每一次的速度解决了。这种战术的使用 vortons 保留涡度无明显来源的扩散，可以模拟保留细鳞的详细信息。相比之下，其他流体模拟技术，使用原始变量 （速度和压力） 或网格数值弥漫性涡度，所以流动往往看起来厚和糖浆。当你看到这种模拟的结果时，你会惊讶于它保留了，多少议案详细考虑它跑得多快。 这种模拟也利用令人尴尬的并行算法的性质，并使用英特尔 ® 线程构建模块（英特尔 ® TBB） 跨越多个线程的工作。 在努力实现实时的流体运动，一些其他流体模拟利用图形处理单元 (GPGPU) 通用计算。

本程序为简易的CUDA编程，两个程序都是计算矩阵的乘法。其中Matrix1和Matrix2的区别是Matrix2使用了shared memory。每个程序都使用了串行和并行两种方式计算乘法，最后将并行的运算结果与串行运算结果对比，验证计算的正确性。同时，程序中利用CUDA计时模块统计了并行运算的耗时。因此可以得出使用shared memory后改善的运行时间。

Hadoop环境下一个简单的排序算法实现，测试数据集可以选用任何数字形式的text文本文件，包含源代码及利用ant进行jar包压缩的build.xml文件，希望对大家学习Hadoop有用处。

我听说很多积极的反馈，从几个星期我们回来的统合 NERP FPGA 车间。一些人问我要去我们做两个演示的 Verilog 邮编。我添加了评论到 Verilog 文件试图清理我们顺利挺进避免纯粹把这变成 Verilog 类的东西很多。最有用的评论将在 VGA 控制器模块我们 wrote:vga640x480.v。不管怎么说，所有所需的项目文件，合成我们写的逻辑都在这里：我听说很多积极的反馈，从几个星期我们回来的统合 NERP FPGA 车间。一些人问我要去我们做两个演示的 Verilog 邮编。我添加了评论到 Verilog 文件试图清理我们顺利挺进避免纯粹把这变成 Verilog 类的东西很多。最有用的评论将在 VGA 控制器模块我们 wrote:vga640x480.v。不管怎么说，所有所需的项目文件，合成我们写的逻辑都在这里：