登录
首页 » VHDL » Cordic 算法实现

Cordic 算法实现

于 2022-01-31 发布 文件大小:5.96 kB
0 228
下载积分: 2 下载次数: 1

代码说明:

Cordic 算法,并用该算法实现 sin 和 cos 函数。 在这个 cordic 算法顶层下,有 4 个模块。分别为按钮脉冲检测 btnPulse,角度输入 ang,板卡显 示 disp,算法核心 cordic。 BtnPulse 按分频后的时钟间隔检测对应按钮位置,当检测到连续三次的结果依次为 0、1、1 时 发送一次按钮脉冲 pulse。pulse 被作为 ang 模块的时钟,在每个 ang 的上升沿,根据按钮的对 应位置将相应的数据进行增加或减少。 显示模块 disp 将进行运算后的对应的三角函数值对应到数码管上。其中,实现象限的功能是根 据在第二第四象限的 sin,cos 结果的绝对值与在第一象限相比是将 sin 值和 cos 值交换。而第三 象限的绝对值保持不变。因此,该程序实质上仅计算第一象限的三角函数值,位于其他象限的 在 disp 模块中改变了显示值。正负是通过判断哪种三角函数位于某个象限,通过少量组合逻辑 即可得到。 在 cordic 算法模块中,为了增加计算的精度,选择了进行 28 次迭代。而为了方便移位运算,将 角度数据长度拓展至 32 位,将 cordicPipeline 模块中的数据长度变为 52,由于在其他模块中使 用了 IEEE.STD_LOGIC_UNSIGNED,为了防止冲突,选择手动计算符号位。由于大部分运算均是 重复,因此只要在 cordic 模块中反复调用 cordicPipeline 模块即可,仅需为 cordicPipeline 模块添 加一个使能输入,当计数到 28 时使能失效,停止运算。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dwt
    基于 verilog的卷积运算代码,应用于离散小波分析。(verilog conv)
    2012-04-26 22:09:52下载
    积分:1
  • 11_rs485_uart_top
    说明:  verilog编写的RS485读写驱动程序(RS485 read-write driver written by Verilog)
    2020-03-08 12:28:10下载
    积分:1
  • am
    基于FPGA的用verilog语言写的,改程序可产生不同调制系数和不同频率的AM波,长按按键切换调制度25 、50 、75 和短按按键切换调制信号频率1k、1.5k、2k、2.5k.(Based on the FPGA using verilog language, change the program can produce different coefficients and different frequency modulated AM wave, long press the button to switch the modulation of 25 , 50 , 75 and short press button to switch the modulation signal frequency 1k, 1.5k, 2k, 2.5k.)
    2013-10-14 22:14:56下载
    积分:1
  • 在 2 线液晶电视 DISPLAY(KHỞI TẠO HIỂN THỊ LCD HIỂN THỊ 2 HÀNG) CODE_VHDL_INITIALIZING
    2022-08-23 23:23:25下载
    积分:1
  • 11_sdi1in_hdmi_out_proc
    FPGA SDI 输入,HDMI输出例程(FPGA SDI_IN,HDMI_OUT)
    2018-07-25 16:30:52下载
    积分:1
  • 一个有关于UART开发的自己的一个VHDL代码
    一个有关于UART开发的自己的一个VHDL代码-A UART has developed its own about a VHDL code
    2023-03-01 05:35:04下载
    积分:1
  • powerlink开源的最新全部源码
    powerlink最新的开源全部VHDL及C/C++代码,用于powerlink的开发。是当前最新版本。包含Linux的实现及nios /arm软核的实现。可以用于xinx和Altera的FPGA。
    2022-07-10 04:47:40下载
    积分:1
  • FPGA实现打车计程系统
    采用FPGA实现打车计程系统设计,实现自动计程及计费,本内容包括硬件程序设计及基于QUARTUS软件的仿真
    2022-03-25 05:53:10下载
    积分:1
  • 数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84...
    数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84-4验证-VHDL design of digital stopwatch, accurate to the percentage of seconds in the six digital tube display, respectively, have seconds, minutes, hours, through the target chips EPF10KLC84-4 verification
    2022-07-20 17:58:12下载
    积分:1
  • stm32adc12路采集DMA
    adc采集多路采集多通道基于dma的adc采集(ADC acquisition, multi-channel acquisition and multi-channel acquisition)
    2020-06-19 06:20:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载