-
8_sys_clock
黑金开发板对时钟信号的编写实验以及调试,相关代码如压缩包所示(CLOCK FPGA)
- 2012-09-18 22:51:36下载
- 积分:1
-
CPU-master
misp,五级流水源码,实现一个建议的cpu(Misp, five-stage flow source code, implementation of a recommended CPU)
- 2020-06-16 00:00:07下载
- 积分:1
-
ExpectedBoardDetails1.txt
Use full for knowing board details while making projects on FPGA and matlab simulations
- 2013-11-20 17:47:58下载
- 积分:1
-
基数 4 蝴蝶算法的实现
给定的序列
x(n) 被摧毁成 4 序列的长度 N/4 每个。而不是划分
用密度泛函理论计算成两半在 RAD2,种四分。N 点
输入的序列被分成四个的子序列,x(4n),x(4n+1),,x(4n+2),和
x (4n + 3),其中 n = 0,1,...N/4-1.Radix-4 使用日志4N
阶段,每个阶段有 N/4 蝴蝶。N/4 蝴蝶涉及每年
阶段和阶段数目是日志4N N 点序列。因此,
复杂的乘法次数是 3N/4 日志4N 和数目
复杂的加法是 12N/4 日志4n。在基数 2 FFT 的比较
复杂的乘法次数是减少 25%
- 2023-08-02 05:25:03下载
- 积分:1
-
1024point-fft--using-verilog-hdl
1024点快速傅里叶变换,使用verilog hdl硬件描述语言(1024point FFT,using verilog hdl)
- 2013-03-09 10:54:42下载
- 积分:1
-
LCD1602_B
说明: Verilog实现液晶1602显示,学习使用(Verilog LCD1602)
- 2009-08-09 10:57:02下载
- 积分:1
-
QMD
说明: 实现了QPSK的调制,使用了ise自带的dds的IP核(QPSK is modulated and the IP core of DDS is used in ise.)
- 2019-05-05 15:37:58下载
- 积分:1
-
SASX
说明: Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC
- 2020-06-24 11:40:02下载
- 积分:1
-
vhdl,七段数码管驱动程序,完成数字显示功能
vhdl,七段数码管驱动程序,完成数字显示功能-vhdl, seven-segment digital tube driver, complete the digital display
- 2022-03-19 02:05:40下载
- 积分:1
-
S6_VGA
1。源文件保存在src目录,QII的工程文件保存在Proj目录;
2。程序实现的功能是在VGA显示器上显示彩色条纹,共8种颜色,
可以使用嵌入式逻辑分析仪观测信号;
3。modelsim仿真文件在proj--simulation--modelsim中(1. The source file is saved in the src directory QII project file is saved in the directory Proj 2. The functionality of the program is displayed on a VGA monitor color stripes, 8 colors, you can use the embedded logic analyzer observed signals 3. the modelsim simulation files in the proj- simulation- modelsim)
- 2012-11-04 18:26:48下载
- 积分:1