登录
首页 » VHDL » 这是一个fft的IP核,安装要求为quartus6.0以上。解压安装后可在quartus里例化使用,元件主要为cyclone和stratix,最大支持1024点...

这是一个fft的IP核,安装要求为quartus6.0以上。解压安装后可在quartus里例化使用,元件主要为cyclone和stratix,最大支持1024点...

于 2022-01-28 发布 文件大小:8.32 MB
0 213
下载积分: 2 下载次数: 1

代码说明:

这是一个fft的IP核,安装要求为quartus6.0以上。解压安装后可在quartus里例化使用,元件主要为cyclone和stratix,最大支持1024点的转换。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dazhuankuai
    基于FPGA设计的经典打砖块小游戏。游戏简单易玩。(FPGA design based on the classic Arkanoid game. Game easy to play.)
    2013-11-26 09:40:37下载
    积分:1
  • This is what I did do a UART transmitter when the source and hope for all of us.
    这是我做UART时候做的一个发送器的源码,希望对大家有用。-This is what I did do a UART transmitter when the source and hope for all of us.
    2022-03-25 00:51:09下载
    积分:1
  • 巴克内尔Verilog手册
    Bucknell Verilog Manual
    2022-02-02 15:04:14下载
    积分:1
  • qts_qii55002
    ALTERA on chip fifo. this document is from altera. good resouce
    2010-09-26 22:12:17下载
    积分:1
  • A4_Led3
    说明:  led学习控制l44444444444444(led verilog led ccccccc)
    2019-05-06 09:38:14下载
    积分:1
  • HalfbandDec
    基于FPGA开发的11阶半带升余弦FIR滤波器,用在阅读器基带滤波时的抽取滤波器使用,采用verilog语言实现。(Raised cosine FIR filter based FPGA development 11 order of half-band decimation filter used in reader baseband filtering, using verilog language implementation.)
    2012-10-25 11:18:40下载
    积分:1
  • FPGA中按键弹跳消除模块的研究与应用,原理和例子都非常好
    FPGA中按键弹跳消除模块的研究与应用,原理和例子都非常好-FPGA to eliminate bounce in key research and application modules, principles and examples are very good
    2022-02-20 02:12:06下载
    积分:1
  • H.264编解码的VHDL语言写的
    这里描述的VHDL源代码由若干模块下的释放
    2022-04-18 20:33:11下载
    积分:1
  • src
    yuv444 与yuv422相互转换verilog语言(yuv444 to yuv422)
    2021-01-20 14:38:41下载
    积分:1
  • digital_clock
    说明:  数字钟通过verilog实现,并且支持Modelsim仿真,通过实验验证(The digital clock is implemented by Verilog and supports Modelsim simulation)
    2020-06-18 05:00:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载