FPGA超声波测距数码管显示

A complete VHDL source code to 5-storey elevator

实现基于NIOS的 EP3C16与加速度传感器NMA7455的IIC基本通信(Realization of based on NIOS EP3C16 and acceleration sensor NMA7455 IIC of basic communication )

DDR SDRAM控制器verilog代码及中文说明文档(DDR SDRAM Controller Using Virtex-5 FPGA Devices)

VHDL Handbook by HARDI Electronics AB

DS18B20温度模块，LCD1602显示(DS18B20 Temperature Module, LCD1602 Display)

应用背景ADPLL数字锁相环在fpga上工程中有广泛的应用，程序有verilog语言编写关键技术全数字锁相环ADPLL由verilog HDL语言编写在FPGA上使用。

说明：  基于FPGA的信号发生器，产生了正弦波，方波，锯齿波和三角波四种波形，按下一次按钮，波形切换一次。按下另一个按钮，改变波形的频率(The signal generator based on FPGA can generate four kinds of waveforms: sine wave, square wave, sawtooth wave and triangle wave. Press the button once and switch the waveform once. Press another button to change the frequency of the waveform)

FPGA实现LC12S无线通讯模块收发，使用Verilog语言。程序实现一个模块根据案件发送数据，另一个模块接受导数据后点亮LED灯。程序在XC3S500E上实现。

应用背景当内置测试生成用于设计，可以划分为逻辑块，它是有利的确定测试具有相似特性的块组，并使用每个组中的块相同的内置测试生成逻辑。本文研究这一问题的一个内置的测试生成方法，产生功能的宽边的测试。功能的宽边的测试是重要的解决延迟故障检测及避免过大的功耗在测试中应用。本文讨论了测试生成的设计一组逻辑块，以及组的选择。关键技术并；宽边的功能测试[ 4 ]确保扫描状态是一个电路可以输入的状态在功能操作，或可到达状态。为宽边测试[ 5 ]，他们在一个初始的时钟周期的两个时钟周期运行的电路扫描状态。这一结果在一二种模式测试中的应用。自状态扫描是一个可到达状态，2个模式测试需要的电路通过状态转换，保证在功能上是可行的运行。检测到的延迟故障也会影响到功能操作，目前的要求不超过那些可能在功能操作过程中。这减轻了过度测试所描述的类型在[ 1 ]中[ 3 ]。此外，在快速功能时钟的功耗功能的宽边测试周期不超过可能在功能操作。

CORDIC 算法可以通过不同的实现形式解决乘、除、平方根和一些三角函数运算问题。以往这些三角函数的计算问题是用硬件是 不易实现的，而CORDIC算法能够很好的解决这种问题。通过算法本身，可以将复杂的算法转换成一些很容易在硬件中实现的算法。 例如加法、移位等。该算法的基本思想是通过一系列的角度的不断偏转迭代，逐渐逼近所需的旋转角度，从而完成矢量旋转。