登录
首页 » Verilog » FPGA实现LC12S无线通讯模块收发

FPGA实现LC12S无线通讯模块收发

于 2022-01-26 发布 文件大小:1.32 MB
0 163
下载积分: 2 下载次数: 1

代码说明:

FPGA实现LC12S无线通讯模块收发,使用Verilog语言。程序实现一个模块根据案件发送数据,另一个模块接受导数据后点亮LED灯。程序在XC3S500E上实现。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • adaptive
    这是基于MATLAB编程实现自适应滤波器,并在XILINX的FPGA上硬件可实现的模型文件(This is based on the MATLAB programming adaptive filter, and the XILINX' s FPGA hardware can be a model document)
    2009-06-24 13:26:32下载
    积分:1
  • OFDM_TX_CR802.11-master
    OFDM_TX_CR802.11-master 802.11协议 ofdm开发(OFDM_TX_CR802.11-master)
    2018-11-15 17:03:03下载
    积分:1
  • FloatPoint Arithmetic
    Float Point Add, Multiply, and Divide arithmetic. You can change and modify the add block and reuse it in FPGA or ASIC chip. The running clock is dependent of the technology you used in the ASIC. 
    2022-06-13 03:38:57下载
    积分:1
  • verilog matlab iir 数字滤波器
    verilog matlab iir 数字滤波器 IIR低通滤波器,matlab与verilog程序完全对应 IIR低通滤波器,matlab与verilog程序完全对应 IIR低通滤波器,matlab与verilog程序完全对应
    2022-09-09 04:55:02下载
    积分:1
  • 卡内基梅陇大学verilog课程讲义-unlocked
    verilog讲义 卡内基梅陇大学verilog课程讲义-unlocked 卡内基梅陇大学verilog课程讲义-unlocked(Verilog Course Lectures at Carnegie Mellon, University Verilog Course Lectures at Carnegie Mellon University Verilog Course Lectures at Carnegie Mellon University)
    2020-06-20 18:00:02下载
    积分:1
  • FPGASquare-RootRaised-CosineFilter
    数字通信系统中, 基带信号的频谱一般较宽, 因此 传递前需对信号进行成形处理, 以改善其频谱特性,使 得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分(FPGA Implementation of Square Root Raised Cosine Pulse Shaping Filter)
    2011-05-04 21:23:36下载
    积分:1
  • 16QAM-modulation-based-on-FPGA
    基于FPGA的16QAM调制程序,基于verilog开发环境(16QAM modulation program based on FPGA-based development environment verilog)
    2014-05-07 14:05:25下载
    积分:1
  • 快速傅里叶变换用Verilog
    在计算机科学中的术语,我们可以说他们的算法复杂度为O(n2),因此是一种非常有效的方法。如果我们不能做任何比这更好的DFT不实用的DSP应用多数是非常有用的。然而,有许多不同的快速傅里叶变换(FFT)的算法,使计算速度更快比DFT信号的傅里叶变换。
    2023-08-19 12:30:04下载
    积分:1
  • WorkSpace
    计算三平动并联机构工作空间,自己编的,测试可以用(Calculation of three translation parallel mechanism)
    2021-04-17 18:08:52下载
    积分:1
  • emif_tt
    实现dsp与fpga的emif的verilog异步实现,可实现异步读写以及相应功能模块控制,文件中包含仿真后的波形图形以及仿真测试程序,运行环境quartus ii11.0,仿真环境mmodelsim se 6.5d(Achieve dsp and fpga verilog asynchronous implementation of the emif, enabling asynchronous reading and writing as well as the corresponding function module control, the document contains graphics, and after the simulation waveform simulation testing procedures, operating environment quartus ii11.0, simulation environment mmodelsim se 6.5d)
    2020-12-04 15:59:23下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载