登录
首页 » Verilog » 对于功能的宽边测试阵列架构采用Verilog共享的逻辑

对于功能的宽边测试阵列架构采用Verilog共享的逻辑

于 2022-10-29 发布 文件大小:84.66 kB
0 190
下载积分: 2 下载次数: 1

代码说明:

应用背景当内置测试生成用于设计,可以划分为逻辑块,它是有利的确定测试具有相似特性的块组,并使用每个组中的块相同的内置测试生成逻辑。本文研究这一问题的一个内置的测试生成方法,产生功能的宽边的测试。功能的宽边的测试是重要的解决延迟故障检测及避免过大的功耗在测试中应用。本文讨论了测试生成的设计一组逻辑块,以及组的选择。关键技术并;宽边的功能测试[ 4 ]确保扫描状态是一个电路可以输入的状态在功能操作,或可到达状态。为宽边测试[ 5 ],他们在一个初始的时钟周期的两个时钟周期运行的电路扫描状态。这一结果在一二种模式测试中的应用。自状态扫描是一个可到达状态,2个模式测试需要的电路通过状态转换,保证在功能上是可行的运行。检测到的延迟故障也会影响到功能操作,目前的要求不超过那些可能在功能操作过程中。这减轻了过度测试所描述的类型在[ 1 ]中[ 3 ]。此外,在快速功能时钟的功耗功能的宽边测试周期不超过可能在功能操作。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LIP6903CORE_CSC_RGB2YUV
    CSC RGB2YUV Verilog source code
    2011-02-28 20:06:13下载
    积分:1
  • xilinx_lib.tar
    用于modelsim仿真的xilinxfpga平台IP库,以ise 13.x为基础制作,在modelsim10下验证通过。(xilinx IP core library for modelsim simulate, based on ise 13.x, verified in modelsim10.)
    2017-10-27 12:23:53下载
    积分:1
  • prueba
    Test for VHDL just a student version
    2016-11-17 18:49:33下载
    积分:1
  • 016_versat_updown_counter
    说明:  Verilog实现的加减法功能计数器,通过独立的自增自减信号控制计数器进行自增计数和自减计数(Function counter of addition and subtraction implemented by Verilog)
    2019-11-27 23:16:27下载
    积分:1
  • cn1
    在MATLAB的SIMULINK中,用DSPBUILDER实现计数功能,控制LED指示灯.(In MATLAB SIMULINK, DSPBUILDER is used to realize counting function and control LED indicator lamp.)
    2018-08-16 15:35:47下载
    积分:1
  • pcf8563
    pcf8563,在quartusII下VERILOG编写的数字时钟程序,8位数码管显示(pcf8563, written in quartusII VERILOG digital clock program, eight digital display)
    2013-12-24 21:46:21下载
    积分:1
  • 48_4.12
    网络通信中的MII接口 通常将4位nibble数据送出,此程序将4位数据组合成8位数据并行输出(8比特==1个字节)。。完全可用 同时包含84转换(The MII network interface usually sent four nibble data, this procedure will be 4-bit data into 8-bit parallel output data (8 bits == 1 byte). . Completely available at the same time contains 84 conversion)
    2009-04-21 13:43:45下载
    积分:1
  • QC_LDPC译码器的FPGA设计
    说明:  LDPC码的FPGA实现,用verilog语言编写(FPGA implementation of LDPC code, written in Verilog language)
    2019-11-15 06:04:33下载
    积分:1
  • mimasuo
    6位密码锁,密码锁控制器是硬件与软件的结合。根据设计要求,决定以FPGA芯片和VHDL语言设计此电子密码锁(6 locks, the lock controller is a combination of hardware and software. According to design requirements, the decision to the FPGA chip and VHDL design electronic locks)
    2012-05-22 21:11:17下载
    积分:1
  • SourceFile
    PS2键盘实验Verilog HDL代码(PS2 keyboard experiment Verilog HDL code)
    2008-03-15 01:14:55下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载