cordic算法的Verilog实现

FPGA 12864显示程序 VHDL程序！！(FPGA 12864 show program )

64 - 点基数8 FFT。  正向和反向FFT。  流水线型模式操作中，每个结果被输出在一个时钟周期内，从潜延迟  输入到输出等于163个时钟周期，同时装载/卸载的支持。  输入数据，输出数据，与系数宽度参数化的范围为8〜16。  两个和三个数据缓冲器被选中。   FFT的10位数据和系数宽度计算赛灵思FPGA XC4SX25-12在  250MHz的时钟周期，并在Xilinx FPGA的XC5SX25-12以300MHz的时钟周期，  分别。   FFT单元为10位的数据和系数，和2个数据缓冲器占用1513 CLB切片，4-  DSP48模块，并在Xilinx公司X2,5千比特的RAM  C4SX25 FPGA和700的CLB切片4DSP48E块，并在Xilinx公司XC5SX25 FPGA2,5千比特的RAM，数据缓冲器是  在

此为数学形态滤波器消燥的代码，用于一维信号，涉及一个具体的例子，需要的话可以自己修改，修改相应的结构元素。(This is a mathematical morphology filter away dry code, used to one dimensional signal, involving a concrete example, necessary can change ourselves, change the structure of the corresponding elements)

verilog编码器、计数器、加法器的程序(Verilog encoder, counter, adder procedures)

数字频率计，测量范围0-1GHZ,测周测频自动转换，精度极高，花了很长时间，不过还是有一点点小问题，有待改进.(Digital frequency meter, range 0-1GHZ, automatic conversion measured weekly frequency measurement, high precision, took a long time, but still a little small problems to be improved.)

INTEL 微处理器 第八版 答案 从第二章开始，奇数偶数的答案都有。(INTEL microprocessor eighth edition answer from the beginning of the second chapter, the answer has odd and even.)

关于FPGA排序算法的研究文献，有全排序和一些归并算法的文献介绍。(FPGA sequencing algorithm on the literature, there are some sort of sorting algorithm and the literature on the merger.)

vhdl常见小实验代码，包括二进制比较器，4选1,8421十进制，8421转化成格雷码，8421余三码，分频器，数据码译码器，二进制减计数器，四位环形计数器等(VHDL common small experiment code)

说明：  使用verilog实现ppm解码器，功能仿真通过，附设计说明，THU微纳电子系ic设计课大作业。(a ppm decoder written in VerilogHDL, a design document is available)

改VHDL代码可以实现超声波测距的功能，其精确度达到US级，可以用七段数码管显示其数值(sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging sound ranging )