cordic算法的Verilog实现

G.hnMAC层功能代码，实现了MPDU的资源调度(G.gn MAC codeG.gn MAC codeG.gn MAC code)

该模块依据输入的温度，来自动调整PWM输出的占空比，从而进行CPU散热风扇的智能调速，温度需要上层软件往该模块中下发。

verilog设计的32位IO口扫描后通过串口发送到计算机(Verilog design of 32 bit IO export after scanning through the serial port to the computer)

本代码包适用于DE1-SOC开发板，本代码包适用于南昌大学2019EDA实验，使用Verilog HDL编写，代码包括六个实验：四位全加器、模可变计数器、序列检测器、交通灯、计数器、DDS。

MP3解码的ASIC全部过程，包换含c和vhdl代码，样例。(MP3 decoding ASIC whole process, shifting with c and vhdl code, sample.)

verilog实现UART收发功能，硬件平台为spartan 6，软件平台为ise14.7(verilog implement UART rx and tx function)

PCIe demo sample code

关于FFT实现的Verilog代码，(FFT realize on the Verilog code,)

蛋蛋助手,可以动态配置生成代码格式,方便ORM或或程序员的生成工作 ，经测试 (Egg assistant, can be dynamically configured to generate code format, convenient ORM, or programmer generation work, tested)

这是一个基于NIOSII的俄罗斯方块游戏设计，是基于FPGA的，利用流模式DMA传输实现游戏。(This is a box based on the Russian NIOSII game design, is based on the FPGA, and the use of streaming mode DMA transfer realize the game.)