cordic算法的Verilog实现

在quaritusII的开发环境下，verilog语言编写的m序列发生器代码，这种算法简短而有效，非常实用。(In quaritusII development environment, verilog language of m sequence generator code, this algorithm brief but effective, very practical.)

FPGA implementation of simple Multi-tone Electronic Keyboard using DE2-115 board with a PS/2 keyboard and speaker

本文研究的IIC总线控制器具有如下特征 1.兼容飞利浦I2C标准，以主机模式与外围设备进行数据通信，对IIC从机模型进行读/读，读/写，写/写，写/读[18]。 2.多主操作 3.软件可编程时钟频率 4.时钟拉伸和等待状态生成 5.软件可编程确认位 6.时钟同步设计 7.仲裁中断丢失，自动转移取消 8.开始/停止/重复启动检测/确认生成 9.总线忙检测(The IIC bus controller studied in this paper has the following characteristics. 1. Compatible with Philips I2C standard, data communication between host mode and peripheral devices, read/read, read/write, write/write, write/read for IIC slave model [18]. 2. Multiple Main Operations 3. Software programmable clock frequency 4. Clock stretching and waiting state generation 5. Software Programmable Confirmation Bit 6. Clock Synchronization Design 7. Loss of arbitration interruption and cancellation of automatic transfer 8. Start/Stop/Repeat Start Detection/Verification Generation 9. Bus busy detection)

内容访问存储器（CAM）是计算机内存中的一种特殊类型的在某些非常高速的搜索应用中使用。它也被称为相联存贮器，联想存储或关联数组，虽然最后术语更多地被用于编程的数据结构。[1]它比较输入的搜索数据（标签）对存储的数据的表，并返回匹配的数据的地址（或在相联存储器中，匹配数据的情况下）。[2]的若干定制计算机，像固特异STARAN，是用来实现CAM，和被指定的关联的计算机。不像在其中用户提供的存储器地址和RAM返回存储在该地址中的数据字的标准计算机存储器（随机存取存储器或RAM），一个摄像机的设计，使得用户提供一个数据字和所述CAM搜索其整个存储器看是否该数据字被存储在任何地方。如果找到该数据字，所述CAM返回的其中单词被发现（和在一些结构中，它也返回数据字，或其它相关联的数据块）的一个或多个存储地址的列表。因此，一个CAM是在硬件中哪些软件项将被称为anassociative阵列实施例。数据字识别单元，提出了达德利·艾伦·巴克于1955年[3]在一个互操作性协议规定的凸轮和其他网络搜索引擎（网络搜索引擎）的主要接口定义称为后备接口（LA-1和LA-1B）的网络处理论坛，后来与光互联论坛合并发展（OIF）。许多设备已经生产的集成设备技术，Cypress半导体，IBM，博通等人到洛杉矶的接口协议。 2007年12月11日，法语国家组织公布的串行后备（SLA）的接口协议。因为摄像机的设计，以搜寻其整个存储器在单个操作中，这是很比内存在几乎所有的搜索应用程序更快。有成本劣势然而，CAM。不像一个RAM芯片，其具有简单的存储单元，在一个完全并行CAM的每个单独的存储器位必须有其自己相关联的比较电路，以检测所存储的比特和在输入比特之间的匹配。另外，从在所述数据字中的每个单元格匹配的输出必须被组合，以产生一个完整的数据字的匹配信号。该附加电路增加的CAM芯片这增加了制造成本的物理尺寸。额外的电路还增加了功率消耗，因为每一个比较电路是有源在每个时钟周期。因此，CAM仅用于专门的应用中检索速度不能使用成本较低的方法来实现。一个早期的成功实施是一个通用处理器联想IC和系统。[4]为了实现速度，存储器大小和成本之间的不同平衡，一些实现方式通过使用标准的树搜索或散列在硬件设计中，使用硬件花样像复制或流水线，以加快有效性能

在altera的FPGA平台上实现rs232串口的自收发通信，速率为115200波特率，PC机使用串口调试助手即可观察结果。包含全部代码与工程，本人亲自测试通过。(Realization of self transmitting and receiving communication serial port of RS232 In altera on the FPGA platform, at a rate of 115200 baud rate, PC using serial debugging assistant can be observed. Contains all the code and engineering, I personally tested by. )

简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证(Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8)

4位全加法器的modelsim工程带testbench(Four full-adder modelsim project with testbench)

多周期CPU源代码 verilog 自己写的 有仿真 实现了22条指令 比较完善 计算机组成课上的作业 没有根据实验书写，是自己实现的，代码稍微繁杂

利用FPGA控制VGA显示器显示字符汉字的程序，里面有注释。(VGA display with FPGA control procedures Kanji characters, there are comments.)

用FPGA实现sos摩尔密码，即输出电平信号短长短。就是有次序的控制输出莫斯密码的“点”，“画”和“间隔”。而 control_module.v 是一个简单的定时触发器，每一段时间都会使能sos_module.v。(Realized by FPGA sos mole password, the output signal level of short duration. There is a sequence of output control points Moss password, painting and intervals. And control_module.v is a simple timer triggers, each period of time will enable sos_module.v.)