verilog语言的fpga全数字锁相环ADPLL程序

AD9850 VERILOG代码 硬件验证过，可以使用。

设计了基于FPGA的16QAM的设计方法。包括调制和解调。

basic cpu design in verilog

huffman transform in vhdl language

应用背景关键技术Altera FPGA  ；CIII，Cyclone III implemented.16灰度320x240流视频信号发生器。

该例程是PC机通过FX2-CY7C68013-A的USB2.0控制芯片与FPGA实现通信。其中的工程和代码包括PC机上的USB固件程序、驱动程序、上位机程序，FPGA上的VERILOG通信程序。(The routine is a PC, through the FX2-CY7C68013-A of the USB2.0 controller chip and the FPGA to achieve communication. One of the projects and code, including PC, the USB firmware, drivers, FPGA' s Communication Program)

计算三平动并联机构工作空间，自己编的，测试可以用(Calculation of three translation parallel mechanism)

d5m的DE2驱动Verilog HDL (d5m driven on DE2 by Verilog HDL )

SPI_Master_verilog_code

ufm 演示关于格 CPLD，使用这个项目，可以使用关于格 CPLD 国米闪光