-
Nios-II
niosII的ip核的实现原理讲解,讲解的非常详细。(niosII ip nuclear realization of the principle of explanation, to explain in great detail.)
- 2011-11-03 20:54:13下载
- 积分:1
-
float_int
自己编写的,浮点数与整数之间的转换的Verilog HDL实现(Written by myself, it is converted into Verilog HDL integer floating point implementation)
- 2020-12-18 10:29:11下载
- 积分:1
-
msk的verilog程序
利用FPGA实现
msk的verilog程序
利用FPGA实现-MSK procedures for the use of Verilog FPGA realize
- 2022-03-12 22:28:22下载
- 积分:1
-
Altera官方FPGA电机控制的中文文档
Altera官方FPGA电机控制的中文文档,很不错的参考资料(Altera Official FPGA Motor Control Chinese Document, Good Reference)
- 2021-03-18 13:49:19下载
- 积分:1
-
formal_verification
现在最流行的RTL设计方法之一,本书为全球流行的设计入门书籍(One of the most popular RTL design methods nowadays, this book is an introductory book for popular design all over the world.)
- 2020-06-23 22:00:02下载
- 积分:1
-
VHDL,схемапроцессора,созданиесвоегоустройства
应用背景Нарисунке1показанацифроваясистема,котораясостоитизнескольких9разрядныхрегистров,мультиплексора,блокасуммирования-вычитанияиблокуправления(конечныйавтомат)。Данныепоступаютвсистемучерез9разрядныйвходДин。Этиданныемогутбытьзагруженычерезмультиплексорвразличныерегистры:регистрыR0,……,R7Сив。Мультиплексортакжепозволяетпередаватьданныеотодногорегистрадругому。Суммированиеивычитаниевыполняютсятакжеприпомощимультиплексора。Приэтомодноизчиселзагружаетсявдополнительныйрегистрсобой。Послевыполненияарифметическойоперациирезультатпомещаетсяврегистрг。ДанныеизрегистрагзатемпередаютсяводинизрегистровР0,……,С7。关键技术Системаможетвыполнятьразличныеоперациивкаждомтакте,взависимостиоткомандблокауправления。Этотблокопределяет,какиеданныедолжныбытьпомещенынашинуивкакойизрегистровонидолжныбытьзагружены。Например,еслиблокуправленияустановитсигналыr0outиАйн,томультиплексорподключитвыходрегистраR0внашину,иэтиданныебудутзагруженынаследующемфронтесигналачасыврегистрсобой。
- 2022-04-30 14:38:33下载
- 积分:1
-
跑马灯VHDL程序
跑马灯(几个LED灯动态闪烁,产生特定方波信号如01010111要用到单个LED灯,请尝试修改paomadeng程序完成)、数码管显示(例如在三个数码管上显示“sos”)、蜂鸣器、LED点阵显示等程序,现在综合如下,其中xx是按键防抖模块,可以不加。
- 2022-09-03 11:00:03下载
- 积分:1
-
A VEILOG HDL procedures, can be applied directly,
一个VEILOG HDL程序,可以直接应用,-A VEILOG HDL procedures, can be applied directly,
- 2023-02-01 17:30:03下载
- 积分:1
-
dds_test
说明: 直接数字式频率合成器DDS设计、Verilog。
产生的信号可以是正弦波或方波、三角波、锯齿波等,自选。
采用DDS技术,将所需生成的波形写入ROM中,按照相位累加原理合成任意波形。
此方案得到的波形稳定,精度高,产生波形频率范围大,容易产生高频。
本实验在设计的模块中,包含以下功能:
(1)通过 freq 信号输入需要的频率的值;
(2)通过 wave_sel 信号选择所需的波形;
(3)通过 amp_adj 信号选择波形放大的倍数。(DDS design of direct digital frequency synthesizer, Verilog.
The generated signal can be sinusoidal or square wave, triangular wave, sawtooth wave and so on, optional.
By using DDS technology, the required waveforms are written into ROM, and arbitrary waveforms are synthesized according to the principle of phase accumulation.
The waveform obtained by this scheme is stable, accurate and easy to generate high frequency waveform.
This experiment includes the following functions in the designed module:
(1) Input the required frequency value through freq signal;
(2) Choosing the required waveform by wave_sel signal;
(3) Select the multiplier of waveform amplification by amp_adj signal.)
- 2019-01-19 16:07:50下载
- 积分:1
-
vga_interface_requiring_core_regeneration
vga interface with text rom. font size 80x40. core need core regeneration.
- 2013-05-19 02:09:10下载
- 积分:1