登录
首页 » VHDL » cpld/fpga common adder Verilog design procedures

cpld/fpga common adder Verilog design procedures

于 2022-08-19 发布 文件大小:1.90 kB
0 150
下载积分: 2 下载次数: 1

代码说明:

cpld/fpga常用加法器设计的verilog程序-cpld/fpga common adder Verilog design procedures

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • rgb1
    红绿灯交通灯的设计,通过规定时间红绿灯的转变实现交通灯的控制(Traffic light traffic light design, implementation, control traffic lights traffic light changes by a predetermined time)
    2017-01-09 09:07:58下载
    积分:1
  • EDA
    计数器的程序,eda编程用的,vhdl语言编程,大家下载看看吧(Program counter, eda programming used, vhdl programming )
    2010-12-22 20:47:02下载
    积分:1
  • 自动打铃系统 附带时钟 定时打铃 整点打铃
    自动打铃系统 附带时钟 定时打铃 整点打铃-Auto-play Ling System
    2022-08-26 11:38:33下载
    积分:1
  • XADC
    xilinx verilog FPGA驱动AD9613 数据采集DEMO程序(Xilinx Verilog FPGA drives AD9613 data acquisition DEMO program.)
    2021-03-29 15:19:10下载
    积分:1
  • 用VHDL语言仿真交通灯 用VHDL语言仿真交通灯
    用VHDL语言仿真交通灯 用VHDL语言仿真交通灯-Simulation using VHDL language VHDL language with traffic lights traffic lights Simulation
    2022-01-26 03:57:23下载
    积分:1
  • 用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。
    用VHDL写的一个显示程序,希望能帮上大家的忙,嘿嘿。-Written in VHDL, a display procedure, hoping that would help everyone a favor on the Hei hei.
    2022-05-07 09:10:48下载
    积分:1
  • fsk调制与解调,此程序经过验证,可以运用,通讯方面的同学可以用...
    fsk调制与解调,此程序经过验证,可以运用,通讯方面的同学可以用-FSK modulation and demodulation, this procedure has been verified and can use communications students can use
    2022-01-26 06:28:59下载
    积分:1
  • modelsim设计的可调占空比的方波程式
    modelsim设计的可调占空比的方波程式-modelsim designed adjustable duty cycle of the square wave program
    2022-09-02 05:05:03下载
    积分:1
  • uart_byte_rx
    libero soc工程,实现通过串口接收到单字节数据后并返回发送给上位机(Libero SOC project, which realizes receiving single byte data through serial port and sending it back to host computer)
    2020-06-21 09:20:01下载
    积分:1
  • pll
    fpga配置锁相环完整程序,使用quartus IP核,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载